[发明专利]一种优化时分复用技术的多阶段FPGA布线方法

权利要求书

1.一种优化时分复用技术的多阶段FPGA布线方法，其特征在于，包括以下步骤：

步骤S1:采集FPGA集合、FPGA连接对集合、线网集合和线网组集合；

步骤S2:根据FPGA集合、FPGA连接对集合、线网集合和线网组集合，在未分配TR的情况下获取线网的布线拓扑；

步骤S3:根据每个线网组的时延情况的不同，为每个线网的每条边分配对应的TR；

所述步骤S3具体为：

步骤S31:预处理每个线网组，计算出为每条边分配TR需要的每个线网组ng_j,m的边的数量ngec_j,m；

步骤S32:计算出使用了当前FPGA连接对的每条边e_j,k的权重比pct_j,k；

步骤S33:根据步骤S32计算的权重比，将所有边按照权重比从小到大排序；

步骤S34:初始化参数remain为0；

步骤S35:计算当前边的TR；

每条边etr_j,k的TR的实际计算方法如下：

步骤S36:更新remain；

步骤S37:记录当前边的TR；

步骤S38:循环步骤S35-S37,直至处理完所有边；

步骤S39：循环步骤S32-步骤S38，直至处理完所有连接对，完成TR分配；

步骤S4:循环进行TR缩减和边合法化，迭代优化TR值大于预设值的线网组,直到满足迭代终止的条件时，得到最优布线方案；

所述TR缩减具体为：

(1)选出标准TR_statictr

(2)在该步骤执行之前，先判断当前线网组的是否小于等于标准TR_statictr；若小于等于TR_statictr，则跳过当前线网组的处理；反之，继续执行该步骤，其中该步骤初始化参数totalLimit为0，totalLimit表示当前线网组的TR可被缩减的数值；

(3)对于当前线网组中所有线网的所有边，计算每条边的参数curLimit并更新totalLimit，其中curLimit表示每条边TR可被缩减的数值；

(4)在该步骤执行前，先判断totalLimit是否为0， 若totalLimit为0，则跳过对该线网组的后续处理步骤；反之，则计算出当前线网组的TR实际需要被缩减的数值totalReduce；

(5)减少每条边的TR并更新包含该边的线网组的TR；循环(2)-(5)，直至处理完所有线网组。

2.根据权利要求1所述的一种优化时分复用技术的多阶段FPGA布线方法，其特征在于，所述步骤S2具体为：

步骤S21:对线网进行预处理，将所有线网基于预设标准进行排序；

步骤S22:基于输入数据中的FPGA连接对集合和FPGA集合建立当前线网的布线图，标记出需要连接的FPGA，并标记出每个FPGA连接对的代价；

步骤S23:基于建立的当前线网的布线图，采用近似斯坦纳树算法完成当前线网的布线，构造一棵斯坦纳树连接需要连接的FPGA；

步骤S24:记录当前线网的布线拓扑；

步骤S25:更新每个FPGA连接对的代价，即被当前线网选中的用来连接FPGA的FPGA连接对的代价加1；

步骤S26:循环步骤S22-S25直至完成所有线网连接，得到线网的布线拓扑。

3.根据权利要求2所述的一种优化时分复用技术的多阶段FPGA布线方法，其特征在于，所述预设标准具体为：所有线网组按照线网的数量从大到小排序；对于每个线网组，所有线网按照FPGA的数量从大到小排序。