[发明专利]一种晶圆减薄装置

说明书

本发明涉及晶圆厚度减薄技术领域，公开了一种晶圆减薄装置，包括电源与工具电极，所述电源的一极与所述工具电极电连接，所述电源的另一极能够与待加工的晶圆电连接，所述工具电极上设有多个放电端子。本发明运用电火花加工的原理，通过将工具电极和晶圆分别连接电源两极，然后依靠电压击穿工具电极和晶圆间的间隙，在工具电极和晶圆间形成放电通道，进而对放电通道位置的晶圆表面进行减薄，整个过程属于非接触型加工，工具电极和晶圆间没有接触作用力，晶圆没有接触力过大而破碎的风险。

技术领域

本发明涉及晶圆厚度减薄技术领域，尤其涉及一种晶圆减薄装置。

背景技术

晶圆是一种片状的半导体，是制造集成电路的一个必不可少的材料。它的制造流程主要包括晶棒制造，晶片制备，晶圆完成三个阶段。

晶棒制造：晶圆制造的第一个流程是晶棒制造，它一般是通过在原材料中提纯→融化/气化→结晶，得到的初始晶棒。随后经过外圆磨削光整晶棒的外表面，完成一根晶棒的制造。

晶圆制备：晶圆是从晶棒中均匀切割下来的圆形片状晶圆。待晶棒完成制备后，采用线锯或者是电火花线/薄片切割的方法将晶棒分切成厚度均匀的晶片，称为切片晶圆。

晶圆完成：晶圆制备后的表面质量、厚度未能达到刻蚀电路与制作集成电路器件的要求，因此需要在晶圆完成部分需要对表面质量与晶圆厚度进行修正，主要工序包括：磨削、研磨、抛光、化学抛光。具体来说，首先采用金刚石刀具磨削工艺，以高效率去除切片工艺产生的表面裂纹。研磨是一种机械无磨料加工工艺，可以去除被切薄片表面的粗糙度和部分表面下的损伤。通常在研磨过程后，可以实现初始的全局平面化。化学机械抛光(CMP)通常是实现大平面无损的标准工艺，属于晶圆完成的最后一道工艺。

晶圆的减薄是指将切片晶圆的厚度进一步减小到设计范围内的工序，通过减小晶圆的厚度，制造出厚度更小的元器件，主要目的是减小集成电路的封装体积、提高器件的电气性能以及增强器件的散热性。由于切片晶圆是由晶棒中通过金刚石线锯的方式切割下来，切割表面不可避免地存在着裂纹、翘曲等缺陷，另一方面，切削过程难以保证切割表面完全相平，晶圆的厚度不均匀，因此，减薄也同时起到了晶圆表面平坦化功能。

随着电子科学技术的进步，各行业均向着自动化、智能化的方向发展，由此增大了市场上对集成电路电子器件的数量需求。为了应对电子市场器件急剧的增长需求，晶圆尺寸不断地增大，从而提高电子器件的产量，降低电子器件的制造成本。然而，为了增加晶圆的机械强度，防止晶圆在制备过程中由于搬运、装卸、加工而产生裂纹或造成破碎，在晶圆尺寸增大的同时其厚度也会相应地增加。与此相反，当今市场对电子设备不断向小、轻、薄的方向发展，如新型智能手机、笔记本电脑的厚度均在10mm以内，同时电子设备还向着系统集成化、3C(Computer，Communication，Consumer electronic)融合化方向发展，促进了芯片封装技术在后摩尔时代的改革，基于TSV(硅通孔)的三维封装技术凭借其空间占用小、集成度高、电气性能优越成为了未来封装技术的主流。由于基于TSV(硅通孔)的三维封装技术是通过多层芯片的堆叠，依靠硅通孔进行电气连接，在减少封装面积的同时缩小集成电路中各模块间电气连接的距离，以达到更好的电气性能。然而，受制于目前硅通孔的制造工艺，硅通孔深径比一般只能达到10-15。为了提高晶圆的表面利用率，硅通孔的直径应尽可能减小，因此，三维封装技术对晶圆的厚度提出了一定的要求，而且，晶圆的薄化不仅有助于制造更小、更薄的器件，轻量化的同时可以提高散热效果，还能进一步缩小集成电路中各模块间电气连接的距离，同时提高器件的集成度与性能。此外，针对目前SiC功率器件而言，以MOSFET器件为例，SiC基底的薄化可降低器件导通电阻，减少不必要的导通压降，提升功率器件在高压环境下的性能表现。

总而言之，晶圆减薄是晶圆完成过程中的一个非常必要而且重要的工序，也是提高器件各方面的性能的关键工序。