[发明专利]3D柔性箔封装

权利要求书

1.一种箔基封装(10)，包括：

至少一个箔基底(11)，在其上布置有导电层(12)，

至少一个电子器件(13)，具有包括至少一个器件端子焊盘(14)的器件端子侧(15)，

其中，电子器件(13)以倒装芯片安装技术在没有键合线的情况下被安装在导电层(12)上，使得电子器件(13)的器件端子侧(15)被布置为与导电层(12)相对，

多个封装端子焊盘(17a，17b)，被布置在封装端子侧(16)上，用于电接触封装(10)，其中至少一个封装端子焊盘(17a，17b)与导电层(12)接触，使得结果是在至少一个封装端子焊盘(17a，17b)和导电层(12)以及至少一个器件端子焊盘(14)之间的信号路径(31)，以及使得电子器件(13)从箔基底(11)的面对电子器件(13)的那侧(11₁)通过至少一个封装端子焊盘(17a，17b)是可电接触的，

其中，箔基底(11)包括至少一个封装端子焊盘(17a，17b)所位于的第一箔部分(A₁)，并且其中箔基底(11)包括电子器件(13)所布置于的第二箔部分(A₂)，其中第一箔部分(A₁)沿着第一箔平面(E₁)延伸，并且其中第二箔部分(A₂)沿着平行于第一箔平面(E₁)的第二箔平面(E₂)延伸，其中第一箔平面(E₁)和第二箔平面(E₂)相对于彼此偏移，使得箔基底(11)形成至少一个电子器件(13)被布置在其内的凹部(18)，以及

铸造复合物(19)，被布置在第一箔部分(A₁)和第二箔部分(A₂)之间，铸造复合物(19)至少部分地包围多个封装端子焊盘(17a，17b)，并且覆盖至少一个电子器件(13)以及将至少一个电子器件(13)与环境分开。

2.根据权利要求1所述的箔基封装(10)，

其中，箔基底(11)包括小于130μm的箔层厚度D_F，和/或

其中，第一导电层(12)包括小于20μm的层厚度D_L，和/或

其中，电子器件(13)包括小于60μm的元件厚度D_C，和/或

其中，箔基封装(10)包括小于300μm的总厚度D_P。

3.根据权利要求1所述的箔基封装(10)，其中，箔基底(11)的第一箔部分(A₁)和第二箔部分(A₂)以及箔基底(11)的连接第一箔部分和第二箔部分(A₁，A₂)的连接部分(A₃)包括基本不变的层厚度，或者其中第一箔部分(A₁)和第二箔部分(A₂)各自包括不同的层厚度。

4.根据权利要求1所述的箔基封装(10)，其中，当从电子器件(13)观察时，凹部(18)在朝向箔基底(11)的方向延伸，使得结果是在箔基底(11)的面对电子器件(13)的那侧(11₁)上的三维压痕，电子器件(13)被布置在所述压痕中。

5.根据权利要求1所述的箔基封装(10)，其中，电子器件(13)包括被布置为与器件端子侧(15)相对的器件表面(13₁)，其中器件表面(13₁)被布置在由至少一个封装端子焊盘(17a，17b)的封装端侧接触区域(20)限定的水平面(33)处或之下。

6.根据权利要求1所述的箔基封装(10)，其中，至少一个封装端子焊盘(17a，17b)包括背对箔基底(11)的端子区域(20)，并且其中铸造复合物(19)被配置为补偿被布置在第一箔部分(A₁)中的至少一个封装端子焊盘(17a，17b)的端子区域(20)与被布置在第二箔部分(A₂)中的电子器件(13)之间的高度差ΔH。