[发明专利]3D柔性箔封装

说明书

本发明涉及一种箔基封装件(10)，包括在其上布置有导电层(12)的至少一个箔基底(11)，具有包括至少一个器件端子焊盘(14)的器件端子焊盘(15)的至少一个电子器件(13)，以及被布置在封装端子侧(16)上的多个封装端子焊盘(17a，17b)。箔基底(11)包括第一箔部分(A₁)和第二箔部分(A₂)，第一箔部分(A₁)沿着第一箔平面(E₁)延伸，以及第二箔部分(A₂)沿着平行于第一箔平面(E₁)的第二箔平面(E₂)延伸，第一箔平面(E₁)和第二箔平面(E₂)相对于彼此偏移，使得箔基底(11)形成至少一个电子器件(13)被布置在其内的凹部(18)。

技术领域

本发明涉及一种用于电子器件的箔基封装，以及具体地涉及一种包括凹部的超薄3D柔性箔封装，其中电子器件至少部分地被布置在该凹部中。

背景技术

如今，在市场上可以获得大量具有标准化封装的电子器件。其中例如SMD(表面安装器件)封装或QFN(四方扁平无引线)封装、以及许多其他标准化形式。例如，对于SMD封装，存在用于关于宽度、长度和高度限定封装件的几何形状的标准化。另外，限定电接触焊盘(SMD焊盘)的几何形状，例如，其中信号路径从系统环境(如印刷电路板)经过到达内部半导体器件(如芯片)。

为了确保信号路径的兼容性，在不同制造商的SMD器件的功能相同的情况下，SMD焊盘的顺序和几何位置应符合标准化的限定。

半导体器件(如芯片)的第二个演变是增加IC(集成电路)接触焊盘的数量，部分增加到超过每个芯片数百个，其中IC焊盘的几何尺寸和IC焊盘之间的距离减小。IC焊盘尺寸和它们之间的距离的总和被称为焊盘间距。

即使利用最现代化的引线键合技术，在非常小的空间中包括IC焊盘的这种半导体芯片的电接触也变得越来越困难。同时，必须散掉大量的热量并且传送更高的电流。附加地，随着信号带宽的增加，键合线部分地与相邻的键合线相互作用而导致信号形状的衰减或改变，彼此之间的相互定位由于精密键合机器并非没有公差。

在高级封装的情况下，应满足由工业和市场施加的要求，这些要求是不断减小电子组装件的尺寸，尤其是减小其结构高度，并且同时还要提高其性能、降低成本。

如今，例如在市场上可以获得带端子引脚或不带端子引脚的SMD类型。不带端子引脚的SMD封装的特征在于，电接触焊盘不会明显突出封装本体之外。

这种标准化封装的共同特征是封装高度经常大于300μm，并且封装没有展现出任何可观的柔性。

在现有技术中，对于晶圆级封装形式的SMD(如晶圆级芯片规模封装WL-CSP或扇出晶圆级封装)，存在可替换方法，否则通过倒装芯片组装增加集成密度。倒装芯片是一个总称，用于表示芯片表面与面对基底表面的IC焊盘组装在一起。在标准SMD封装中，例如，Si芯片表面被组装以便背对引线框架基底。在CSP中，器件被形成，其顶视图与Si芯片区域很大程度上相同。

在用于倒装芯片组装的最新方法和技术中，存在专门针对安装(倒装芯片键合机)和如ACA(各向异性导电胶)或ACF(各向异性导电胶膜)的材料进行优化的机器。

附加地，现有技术包含诸如BGA(球栅阵列)的术语，从球到球的网格尺寸在500μm的范围内。这种封装的厚度(高度)大于300μm。

发明内容

因此，期望提供一种封装，其封装高度被降低到迄今为止使用标准化封装(例如SMD或QFN封装)尚未提供的水平，并且仍保持与其他标准化参数(如常规SMD标准参数)的兼容性。