[发明专利]SRAM存储单元有效
申请号: | 202010134136.7 | 申请日: | 2020-03-02 |
公开(公告)号: | CN111415691B | 公开(公告)日: | 2023-10-20 |
发明(设计)人: | 蒋建伟 | 申请(专利权)人: | 上海华虹宏力半导体制造有限公司 |
主分类号: | G11C11/417 | 分类号: | G11C11/417 |
代理公司: | 上海浦一知识产权代理有限公司 31211 | 代理人: | 戴广志 |
地址: | 201203 上海市浦东*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | sram 存储 单元 | ||
1.一种SRAM存储单元,其特征在于,包括第一NMOS管、第二NMOS管、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第六PMOS管,以及第一传输管和第二传输管;
所述第一传输管的第一端连接第一位线,所述第一传输管的另一端连接第一存储节点;所述第二传输管的第一端连接第二位线,所述第二传输管的另一端连接第二存储节点;
所述第一存储节点还连接第一NMOS管的漏极、第二PMOS管的漏极、第三PMOS管的栅极、第四PMOS管的栅极、第五PMOS管的栅极和第二NMOS管的栅极;
所述第二存储节点还连接第二NMOS管的漏极、第五PMOS管的漏极、第六PMOS管的栅极、第一PMOS管的栅极、第二PMOS管的栅极和第一NMOS管的栅极;
所述第一PMOS管的源极连接电源,漏极连接第二PMOS管的源极和第三PMOS管的漏极;
所述第四PMOS管的源极连接电源,漏极连接第五PMOS管的源极和第六PMOS管的漏极。
2.如权利要求1所述的SRAM存储单元,其特征在于,所述第一传输管和第二传输管PMOS管,所述第一传输管的第一端为第一传输管源极或者漏极中的一极,所述第一传输管的另第一端为第一传输管源极或者漏极中的另一极,第一传输管的栅极为控制端;
所述第二传输管的第一端为第二传输管源极或者漏极中的一极,所述第二传输管的另第一端为第二传输管源极或者漏极中的另一极,第二传输管的栅极为控制端。
3.如权利要求1所述的SRAM存储单元,其特征在于,第一存储节点和第二存储节点的电位分别能够在0和1之间翻转,且第一存储节点和第二存储节点的电位相反。
4.如权利要求1所述的SRAM存储单元,其特征在于,若初始状态第一存储节点的电位为0、所述第二存储节点的电位为1,对所述SRAM存储单元进行写1操作时,将字线置为低电平,将第一位线置为高电平,第二位线为低电平。
5.如权利要求4所述的SRAM存储单元,其特征在于,在对所述SRAM存储单元进行写1操作后,所述SRAM存储单元存储信息为1,所述第一存储节点的电位为1、所述第二存储节点的电位为0。
6.如权利要求1所述的SRAM存储单元,其特征在于,对所述SRAM存储单元进行写0操作时,若进行写0操作之前,所述第一存储节点的电位为1、所述第二存储节点的电位为0,对所述SRAM存储单元进行写0操作时,将字线置为低电平,将第一位线置为低电平,第二位线为高电平。
7.如权利要求1所述的SRAM存储单元,其特征在于,在对所述SRAM存储单元进行写0操作后,所述SRAM存储单元存储信息为0,所述第一存储节点的电位为0、所述第二存储节点的电位为1。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华虹宏力半导体制造有限公司,未经上海华虹宏力半导体制造有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202010134136.7/1.html,转载请声明来源钻瓜专利网。