[发明专利]混合型存储器单元

说明书

本发明公开了一种混合型存储器单元，包含读写元件组、储存电路以及选择电路。读写元件组电性耦接于一字符线与两位线，其中所述两位线分别传送两个数据信号。储存电路电性耦接读写元件组。选择电路电性耦接读写元件组及储存电路，且用于依据选择电压控制储存电路呈现易失性存储模式或非易失性存储模式。

技术领域

本发明关于一种存储器单元，特别关于一种混合型存储器单元。

背景技术

静态随机存取存储器(Static random access memory，SRAM)是随机存取存储器的一种，所谓的静态是指只要保持通电，里面储存的数据就可以恒常保持。相对之下，动态随机存取存储器(Dynamic random access memory，DRAM)所储存的数据则会周期性的更新。SRAM相较于DRAM，具有快速、低功耗等优势。然而，当电力供应停止时，无论是SRAM或是DRAM，其所储存的数据便会消失，因而被称为易失性存储器(Volatile memory)。

发明内容

鉴于上述，本发明提供一种混合型存储器单元，借由特殊的电路架构，可以选择性地提供易失性存储模式或是非易失性存储模式。

依据本发明一实施例的混合型存储器单元，包含读写元件组、储存电路以及选择电路。读写元件组电性耦接于一字符线与两位线，其中所述两位线分别传送两个数据信号。储存电路电性耦接读写元件组。选择电路电性耦接读写元件组及储存电路，且用于依据选择电压控制储存电路呈现易失性存储模式或非易失性存储模式。

借由上述结构，本案所公开的混合型存储器单元可以依据所需而设定为易失性存储模式或非易失性存储模式，具有高适应性。另外，由本案所公开的混合型存储器单元组合而成的存储器，可以借由调整对应于各存储器单元的选择电压的设定，以搭配对于储存模式有不同需求的多种运算装置或其他电子装置，而无需更改存储器的电路设计，进而降低开发成本。

以上关于本公开内容的说明及以下实施方式的说明用以示范与解释本发明的精神与原理，并且提供本发明的权利要求更进一步的解释。

附图说明

图1是依据本发明一实施例所绘示的混合型存储器单元的电路示意图。

图2是依据本发明一实施例所绘示的混合型存储器单元的电性耦接端点的示意图。

图3是依据本发明一实施例所绘示的混合型存储器单元的易失性存储模式的等效电路示意图。

图4是依据本发明一实施例所绘示的混合型存储器单元的非易失性存储模式的等效电路示意图。

图5是依据本发明另一实施例所绘示的混合型存储器单元的电路示意图。

附图标记说明：

1 混合型存储器单元

11 储存电路

13 选择电路

15 读写元件组

17 控制器

R1 第一可变电阻

R2 第二可变电阻

M1 第一晶体管

M2 第二晶体管

M3 第三晶体管

M4 第四晶体管

M5 第五晶体管

M6 第六晶体管