[发明专利]主字线驱动器电路

权利要求书

1.一种用于存储器装置的主字线电路，其包括：

RF驱动器电路，其经配置以提供第一行因子信号和第二行因子信号；

主字线驱动器电路，其包含

上拉电路，其经配置以接收所述第一行因子信号和第一经解码地址信号，所述上拉电路进一步经配置以当所述第一行因子信号处于第一值时驱动全局字线以遵循所述第一经解码地址信号且当所述第一行因子信号处于第二值时隔离所述第一经解码地址信号与所述全局字线信号，以及

中间电压电路，其经配置以接收所述第一经解码地址信号以及所述第一和第二行因子信号，所述中间电路进一步经配置以驱动所述全局字线以遵循所述第二行因子信号的值；以及

处理装置，其以操作方式耦合到所述RF驱动器电路，所述处理装置经配置以

通过当所述第一经解码地址信号处于高状态时将所述第一行因子信号设定为所述第一值而将所述全局字线驱动到有效状态，以及

通过当所述第一经解码地址信号处于所述高状态时将所述第一行因子信号设定为所述第二值而驱动所述全局字线以遵循所述第二行因子信号的值，

其中所述第二行因子信号的所述值处于低于所述有效状态的电压电平且高于预充电状态的电压电平的中间电压电平。

2.根据权利要求1所述的主字线电路，其进一步包括：

下拉电路，其经配置以接收所述第二经解码地址信号和低电压信号，所述下拉电路进一步经配置以在所述第二经解码地址信号处于第三值的情况下将所述全局字线驱动到所述低电压信号的值，

其中所述处理装置进一步经配置以通过将所述第二经解码地址信号设定为所述第三值且将所述第一行因子信号设定于所述第二值而将所述全局字线驱动到所述预充电状态。

3.根据权利要求1所述的主字线电路，其中所述RF驱动器电路接收时序信号，且

其中所述RF驱动器电路经配置以使得所述第一行因子信号基于所述时序信号的第一状态而经设定为所述第一值且基于所述时序信号的第二状态而经设定为所述第二值，所述第二状态与所述第一状态相反。

4.根据权利要求2所述的主字线电路，其中所述RF驱动器电路接收第一时序信号和第二时序信号，

其中所述RF驱动器电路经配置以使得当所述第一时序信号处于第一状态且所述第二时序信号处于与所述第一状态相反的第二状态时所述第二行因子信号具有所述中间电压电平。

5.根据权利要求1所述的主字线电路，其中所述中间电压电平在0.25伏到0.75伏的范围内。

6.根据权利要求1所述的主字线电路，其中所述中间电压电平是0.5伏。

7.根据权利要求2所述的主字线电路，其中所述上拉电路包含PMOS晶体管，所述PMOS晶体管具有连接到所述第一行因子信号的栅极、连接到所述第一经解码地址信号的源极和连接到所述全局字线的漏极，

其中所述中间电压电路包含第一NMOS晶体管，所述第一NMOS晶体管具有串联连接到第二NMOS晶体管的漏极的源极，所述第一NMOS晶体管的栅极连接到所述第一经解码地址信号且所述第二NMOS晶体管的栅极连接到所述第一行因子信号，所述第二NMOS晶体管的源极连接到所述第二行因子信号且所述第一NMOS晶体管的漏极连接到所述全局字线，且

其中所述下拉晶体管包含第三NMOS晶体管，所述第三NMOS晶体管具有连接到所述第二经解码地址信号的栅极、连接到所述低电压信号的源极和连接到所述全局字线的漏极。

8.一种方法，其包括：

在存储器装置中生成第一行因子信号和第二行因子信号；

通过当第一经解码地址信号处于高状态时将所述第一行因子信号设定为第一值而将所述存储器装置的全局字线驱动到有效状态，以及

通过当所述第一经解码地址信号处于所述高状态时将所述第一行因子信号设定为第二值而驱动所述全局字线以遵循所述第二行因子信号的值，

其中所述第二行因子信号的所述值处于低于所述有效状态的电压电平且高于预充电状态的电压电平的中间电压电平。