[发明专利]主字线驱动器电路

说明书

本申请案涉及一种主字线驱动器电路。主字线电路提供第一和第二行因子信号。所述主字线电路包含上拉电路以当所述第一行因子信号处于第一值时驱动全局字线以遵循第一经解码地址信号。所述主字线电路包含中间电压电路以驱动所述全局字线以遵循所述第二行因子信号的值。处理装置通过当所述第一经解码地址信号处于高状态时将所述第一行因子信号设定为所述第一值而将所述全局字线驱动到有效状态，且通过当所述第一经解码地址信号处于所述高状态时将所述第一行因子信号设定为所述第二值而驱动所述全局字线以遵循所述第二行因子信号的值。

技术领域

本发明的实施例涉及用于字线电路的信号驱动器和驱动存储器装置中的字线的方法。

背景技术

存储器装置广泛用于存储与例如计算机、无线通信装置、相机、数字显示器及类似物等各种电子装置有关的信息。频繁地提供存储器装置作为计算机或其他电子装置中的内部、半导体集成电路和/或外部可移动装置。存在许多不同类型的存储器，包含易失性和非易失性存储器。包含随机存取存储器(RAM)、静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)和同步动态随机存取存储器(SDRAM)等的易失性存储器可能需要经施加功率的源来维持其数据。相比之下，非易失性存储器即使在无外部供电时也可保持其存储数据。非易失性存储器可用于各种技术中，包含快闪存储器(例如，NAND和NOR)相变存储器(PCM)、铁电随机存取存储器(FeRAM)、电阻性随机存取存储器(RRAM)和磁性随机存取存储器(MRAM)等。改进存储器装置通常可包含增加存储器单元密度、增加读取/写入速度或另外减少操作等待时间、增加可靠性、增加数据保持、减少功率消耗或减少制造成本等。

存储器装置在存储器装置的各种电路内采用多种信号。用于将信号施加到信号线的信号驱动器在例如集成电路等电子装置中是常用的。一个此类信号驱动器可用于对存储器单元阵列中的字线施加电压。字线可从一组全局字线驱动器(在本文中也被称为“主字线驱动器”和“MWD”)延伸通过存储器单元阵列。全局字线驱动器可响应于存储器装置接收到对应于字线的行地址而选择性地致动字线中的每一者。对应于所接收行地址的行中的存储器单元中的每一者随后将所存储的数据施加到相应感测放大器。

例如DRAM等一些半导体存储器装置将信息存储为累积于单元电容器(“单元”)中的电荷，其中单元经组织成行。在一些情况下，施加于一个行中的单元的电荷可干扰一或多个邻近“受害”行中的电荷，或单元可以其它方式丢失其电荷，此事件被称为“泄漏”。某些泄漏的情况可当存储器行经历“行锤击”时发生，这是在较短时间内(例如，在小于顺序刷新操作之间的持续时间内)将行重复驱动到有效电平且所述激活影响一或多个邻近受害行的时候。这可引起受害行中的单元电荷改变，从而将存储在此处的信息置于危险中。

各种存储器系统使用一或多个策略解决泄漏，例如行锤击应力缓解或目标行刷新(TRR)。行锤击应力缓解可包含主机或控制器在随机或定期基础上对受害行自动执行刷新操作。在一些实施例中，行锤击应力缓解可包含控制局部字线电压以使得当从有效电平到预充电或备用电平时，局部字线电压暂停在中间电压电平达预定时间段。通过暂停在中间电压，邻近存储器行不会经历电压电平的快速改变的影响，且可减轻行锤击应力。

延伸通过阵列的字线中的每一者可相对较长，且因此可具有实质电容。此外，字线可由可具有相对高电阻的多晶硅制成。字线的相对高电容和相对高电阻的组合可使得全局字线驱动器难以快速切换字线上的信号电平，特别是在存储器单元阵列的较远离全局字线驱动器的部分中。为了减轻此问题，常规上将存储器单元阵列划分成较小的存储器单元阵列，且在这些较小存储器单元阵列中的至少一些之间制造局部字线驱动器(在本文中也被称为“子字线驱动器”和“SWD”)。局部字线驱动器可接收大体上相同的信号，所述信号用以控制全局字线驱动器以驱动字线，使得它们可将全局字线驱动器施加到字线的相同电平施加到字线。