[发明专利]半导体存储器装置

说明书

根据一个实施例，一种半导体存储器装置包含：第一堆叠主体，其中多个第一导电层在半导体衬底上方沿第一方向以一定间隔堆叠；第二堆叠主体，其中多个第二导电层在所述半导体衬底上方沿所述第一方向以一定间隔堆叠；以及第一缝隙，其沿垂直于所述第一方向的第二方向延伸，所述第一缝隙沿垂直于所述第一和第二方向的第三方向隔离所述第一堆叠主体和所述第二堆叠主体。

相关申请的交叉引用

本申请基于2019年9月20日提交的在先的第2019-171389号日本专利申请，并主张其优先权，所述申请的全部内容以引用的方式并入本文中。

技术领域

实施例涉及一种半导体存储器装置。

背景技术

已知一种能够以非易失性方式存储数据的NAND型快闪存储器。

发明内容

一般来说，根据一个实施例，一种半导体存储器装置包含：第一堆叠主体，其中多个第一导电层在半导体衬底上方沿第一方向以一定间隔堆叠；第二堆叠主体，其中多个第二导电层在半导体衬底上方沿所述第一方向以一定间隔堆叠；第一缝隙，其沿垂直于所述第一方向的第二方向延伸，所述第一缝隙沿垂直于所述第一和第二方向的第三方向隔离所述第一堆叠主体和所述第二堆叠主体；第一导柱群组，其包含多个第一导柱，所述多个第一导柱沿所述第一方向穿过所述第一堆叠主体，并且由大体上相同的材料形成，且具有大体上相同的截面积；以及第二导柱群组，其包含多个第二导柱，所述多个第二导柱沿所述第一方向穿过所述第二堆叠主体，并且由与所述第一导柱的所述材料大体上相同的材料形成，且具有与所述第一导柱的所述截面积大体上相同的截面积，所述第一堆叠主体包含：第一区域，其中未设置所述第一导柱群组；第二区域，其沿所述第二方向与所述第一区域相邻，并且其中设置所述第一导柱群组；以及第三区域，其沿所述第二方向与所述第二区域相邻，并且其中设置所述第一导柱群组，所述第三区域经配置以使得所述第一导柱和所述第一导电层之间的相交部分充当存储器单元晶体管，并且所述第二堆叠主体包含：第四区域，其中未设置所述第二导柱群组；第五区域，其沿所述第二方向与所述第四区域相邻，并且其中设置所述第二导柱群组；以及第六区域，其沿所述第二方向与所述第五区域相邻，并且其中设置所述第二导柱群组，所述第六区域经配置以使得所述第二导柱和所述第二导电层之间的相交部分充当存储器单元晶体管，其中沿所述第三方向与所述第一缝隙相邻的所述第一导柱和所述第二导柱沿所述第三方向设置在被包含在所述第二和第五区域中且与所述第一和第四区域相邻的位置，并且沿所述第三方向与所述第一缝隙相邻的所述第一导柱到所述第一缝隙的距离和沿所述第三方向与所述第一缝隙相邻的所述第二导柱到所述第一缝隙的距离大体上相同，并且沿所述第三方向与所述第一缝隙相邻的所述第一导柱和所述第二导柱沿所述第三方向设置在所述第三和第六区域中，并且沿所述第三方向与所述第一缝隙相邻的所述第一导柱到所述第一缝隙的距离和沿所述第三方向与所述第一缝隙相邻的所述第二导柱到所述第一缝隙的距离不同。

根据实施例，可以提供一种高质量的半导体存储器装置，其中缺陷被抑制。

附图说明

图1是示出根据第一实施例的半导体存储器装置的配置实例的框图；

图2是示出根据第一实施例的包含在半导体存储器装置中的存储器单元阵列的电路配置的实例的电路图；

图3是示出根据第一实施例的包含在半导体存储器装置中的存储器单元阵列的平面布局的实例的平面图；

图4示出根据第一实施例的半导体存储器装置的单元区域中存储器单元阵列的详细平面布局的实例，图4以提取的方式示出图3中的“A”；

图5示出在存储器导柱的布局在有缝隙插入的情况下不变的状况下单元区域中的存储器单元阵列的平面布局的实例；

图6是沿着图4中的线C-C截得的横截面图，示出了根据第一实施例的包含在半导体存储器装置中的存储器单元阵列的单元区域中的横截面结构；