[发明专利]一种光电感测器及其制造方法

说明书

本发明提供了一种光电感测器及其制造方法，本发明的光电感测器利用掺杂接触区进行电信号的间接引出，防止了对焊盘的损坏。并且，在形成掺杂接触区采用原位掺杂方式，会导致该区域的应力过大，不利于布线层的连接可靠性，引出在掺杂接触区上的布线层上设置应力缓冲材料，以防止应力损毁布线层。

技术领域

本发明涉及半导体芯片封装测试制造领域，具体涉及一种光电感测器及其制造方法。

背景技术

光电感测器是摄像模组的核心部件，CMOS光电感测器与电荷耦合器件是当前两种主流光电感测器。其中，电荷耦合器件集成在单晶硅材料上，像素信号逐行逐列依此移动并在边缘出口位置依此放大，CMOS光电感测器集成在金属氧化物半导体材料上，每个像素点均带有信号放大器，像素信号可以直接扫描导出。CMOS具有低成本、设计简单、尺寸小、功耗低等优势。随着技术成熟进步，CCD已经逐渐被CMOS光电感测器取代。

现有的CMOS光电感测器，一般是先对其衬底进行有源面的盖玻璃封装，然后进行背面钻孔和布线。具体可以参见图9，盖玻璃4通过具有粘合性的间隔件3粘合于半导体衬底1上，所述半导体衬底1上具有有源区(或感测器)和多个焊盘6，为了引出电极，需要在半导体衬底1的背面形成通孔5，所述通孔5露出所述多个焊盘6，然后形成绝缘层7和布线层8，布线层8将焊盘6的信号引出至背面，布线层8被塑封层9密封且通过凸块10最终引出。该种封装方法，通孔5需要蚀刻或者钻刻到焊盘6的位置，会对焊盘6造成损伤，严重的甚至会使焊盘6脱落，其不利于电连接的可靠性。

发明内容

基于解决上述问题，本发明提供了一种光电感测器，其包括：半导体衬底、间隔件和盖玻璃；

所述盖玻璃通过所述间隔件黏附于所述半导体衬底的上表面上；

所述半导体衬底的上表面上设置有感测区和多个焊盘，所述焊盘围绕在所述感测区周围；且在所述半导体衬底的下表面设置有多个盲孔，所述多个盲孔与所述多个焊盘一一对应，且所述多个盲孔与所述多个焊盘之间留有间隔区，所述间隔区经重掺杂形成掺杂接触区；

在所述下表面和所述多个盲孔的侧壁上设置有绝缘层；

在所述绝缘层上设置有布线层，所述布线层电连接至所述掺杂接触区且延伸至所述下表面；

在所述下表面形成有树脂密封层，所述树脂密封层填充所述多个盲孔且覆盖所述下表面，所述树脂密封层在所述下表面具有开口，多个凸块形成于所述开口中。

其中，所述布线层的材质为金属，在所述布线层与所述掺杂接触区之间形成有金属硅化物层。

其中，还包括应力缓冲材料，其形成于所述多个盲孔的底部且位于所述布线层之下。

其中，所述应力缓冲材料为拉应力的氮化硅或氮氧化硅。

其中，所述重掺杂的掺杂元素为磷或砷。

为了得到上述光电感测器，本发明还提供了一种光电感测器的制造方法，其包括：

(1)提供具有多个感测区和多个焊盘的半导体衬底，并将盖玻璃通过间隔件黏合到所述半导体衬底的上表面；

(2)在所述半导体衬底的下表面形成多个盲孔，所述多个盲孔与所述多个焊盘一一对应，且所述多个盲孔与所述多个焊盘之间留有间隔区；

(3)对间隔区进行原位离子掺杂以在所述多个盲孔与所述多个焊盘之间形成掺杂接触区；

(4)在所述下表面沉积形成绝缘层并进行图案化，所述绝缘层仅覆盖所述下表面和所述多个盲孔的侧壁；

(5)在所述绝缘层上形成布线层，所述布线层电连接至所述掺杂接触区且延伸至所述下表面；