[发明专利]带差参考电路

说明书

一种适用于宽范围的供应电压的带差参考电路。不论供应电压的大小变化，带差参考电路所产生的带差电压的变化量会很低。带差参考电路包括：一镜射电路、一输入电路与一运算放大器。镜射电路产生一第一电流流、一第二电流与一第三电流分别流向一第一节点、一第二节点与该带差参考电路的一电压输出端。一输入电路连接至该第一节点用以接收该第一电流，以及连接至该第二节点用以接收该第二电流。运算放大器，具有一正输入端连接至该第一节点，一负输入端连接至该第二节点，一输出端连接至该镜射电路。

技术领域

本发明是有关于一种电路，且特别是有关于一种带差参考电路(BandgapReference Circuit)。

背景技术

请参照图1，其所绘示为公知带差参考电路示意图。带差参考电路100包括镜射电路(Mirroring Circuit)12、运算放大器(Operation Amplifier)15、输入电路(InputCircuit)20。

镜射电路12中包括三个P型金氧半晶体管(以下简称PMOS晶体管)M1～M3，在此范例中，PMOS晶体管M1～M3具有相同的长宽比(aspect ratio，W/L)。其中，PMOS晶体管M1～M3的栅极(Gate)相互连接，PMOS晶体管M1～M3的源极(Source)连接至供应电压Vdd，PMOS晶体管M1～M3的漏极(Drain)可分别输出Ix、Iy与Iz的电流。

运算放大器15的输出端O连接至PMOS晶体管M1～M3的栅极(Gate)，运算放大器15的负输入端连接至PMOS晶体管M2的漏极，而运算放大器15的正输入端连接至PMOS晶体管M1的漏极。

输入电路20包括二个双极结型晶体管(以下简称BJT晶体管)Q1、Q2与电阻R1，其中BJT晶体管Q1的布局面积为BJT晶体管Q2布局面积的m倍。BJT晶体管Q1与Q2的基极(Base)与集电极(Collector)连接至接地端使得BJT晶体管Q1与Q2形成二极管连接(DiodeConnect)。BJT晶体管Q2的发射极(Emitter)连接至运算放大器15的正输入端，BJT晶体管Q1的发射极与运算放大器15的负输入端之间连接电阻R1。

再者，BJT晶体管Q3的布局面积与Q2的布局面积相同。另外，BJT晶体管Q3的基极与集电极连接至接地端，BJT晶体管Q3的发射极与PMOS晶体管M3漏极之间连接一电阻R2，M3漏极可输出一带差电压(bandgap voltage，V_BG)。

由图1所绘示的带差参考电路可知。由于PMOS晶体管M1～M3具有相同的长宽比(W/L)。因此，PMOS晶体管M1～M3的漏极产生相同的输出电流Ix、Iy与Iz，也就是，Ix＝Iy＝Iz---(1)。

再者，在运算放大器15具有无限大的增益下，运算放大器15的负输入端电压(Vy)与正输入端电压(Vx)会相等。因此，R1×Iy+V_EB1＝V_EB2---(2)。

其中，V_EB1为BJT晶体管Q1的发射极与基极之间的电位差，且V_EB2为BJT晶体管Q2的发射极与基极之间的电位差。

由于BJT晶体管Q1与Q2形成二极管连接(Diode Connect)且BJT晶体管Q1面积为BJT晶体管Q2面积的m倍，所以，and

因此，进而推导出V_BE1＝V_T×ln(Iy/mI_s)---(3)与V_BE2＝V_T×ln(Ix/I_s)---(4)。

其中，I_s为BJT晶体管Q2的饱和电流(Saturation Current)，V_T为热电压(ThermalVoltage)。