[发明专利]一种面向FPGA芯片的网表环路识别方法

权利要求书

1.一种面向FPGA芯片的网表环路识别方法，其特征在于，包括以下步骤：

S1：提取FPGA芯片的网表文件；

S2：建立网表文件的有向图模型；

S3：结合栈结构对有向图模型进行深度优先遍历，识别有向图模型的环路；

S4：识别环路中的嵌套环路；

所述步骤S4包括以下子步骤：

S41：设定嵌套环路的集合为Q，设定环路集合C＝(c₁，c₂，…c_n)中的标志集合为F＝{f_ij|(f₁₁，f₁₂，…，f_1n，f₂₁，f₂₂，…f_nn)}，设定标志集合F中的标志序列为f_ij，其中i≤n，j≤m，n和m分别为环路集合C的两个子集大小；

S42：初始化标志集合F，使得标志序列f_ij＝0；

S43：任选c_i，c_j∈C，根据c_i∩c_j的运算结果输出嵌套环路集合Q；

所述步骤S43包括以下子步骤：

S431：任选c_i，c_j∈C使得令嵌套环q_ij＝(c_i，c_j)；

S432：将嵌套环q_ij加入到嵌套环路集合Q中，使得c_j∈c都有标志序列f_ij＝1；

S433：根据嵌套环路集合Q的运算结果输出嵌套环路集合；

S5：基于嵌套环路，利用分步循环聚合策略提取环路中的聚合环路，得到FPGA芯片的网表环路识别结果；

所述步骤S5包括以下子步骤：

S51：向网表文件输入嵌套环路集合Q和环路集合C，设置聚合环路集合J；

S52：初始化标志集合F，使得标志序列f_ij＝0；

S53：将标志序列f_ij加入标志集合F，利用标志集合F判断初步聚合是否结束，若是则初步聚合结束，进入步骤S54，否则结束循环；

S54：任选嵌套环路集合Q中的嵌套环路序列q_ij∈Q，令j＝c_i∪c_j，将j加入到聚合环路集合J中，进入步骤S55；

S55：判断标志集合F是否应该清空，若是进入步骤S56，否则返回步骤S54；

S56：判断聚合环路集合J是否应该输出，若是则输出聚合环路，结束循环，否则进入S57；

S57：初始化标志集合F，使得标志序列f_ij＝0；

S58：将标志序列f_ij加入标志集合F，利用标志集合F判断本步聚合是否结束，若是则进入步骤S59，否则结束循环；

S59：任选j_i，j_j∈J，令j＝c_i∪c_j，将j加入到聚合环路集合J中；

S510：将j_i和j_j从聚合环路集合J移除，进入S511；

S511：判断标志集合F是否应该清空，若是返回步骤S56，否则返回步骤S59，完成聚合环路提取；

所述步骤S53中，若对于都有标志序列f_ij＝1则初步聚合结束，进入步骤S54；

所述步骤S55中，若对于都有标志序列f_ij＝1，则清空标志集合F；

所述步骤S56中，若使得则进入S57，否则输出聚合环路，结束循环；

所述步骤S58中，若对于都有标志序列f_ij＝1则初步聚合结束，进入步骤S59。

2.根据权利要求1所述的面向FPGA芯片的网表环路识别方法，其特征在于，所述步骤S2包括以下子步骤：

S21：设定网表文件的寄存器集合为R；

S22：根据寄存器集合构建网表文件的顶点集合为V；

S23：根据寄存器集合构建网表文件的有向边集合为E，得到有向图模型G＝(V，E)，完成有向图模型的建立。