[发明专利]一种面向FPGA芯片的网表环路识别方法

说明书

本发明公开了一种面向FPGA芯片的网表环路识别方法，包括以下步骤：S1：提取FPGA芯片的网表文件；S2：建立有向图模型；S3：结合栈结构对有向图模型进行深度优先遍历，识别有向图模型的环路；S4：识别嵌套环路；S5：基于嵌套环路，利用分步循环聚合策略提取聚合环路，得到FPGA芯片的网表环路识别结果。本发明提出了一种新型的FPGA芯片网表环路识别方法。该网表环路识别方法利用构建有向图模型，对其进行识别；同时提出了嵌套环路的概念，对网表中的嵌套环路进行识别；最后提出了分布循环聚合的策略，识别有向图模型中的聚合环路。该识别方法操作简单，能够保证对网表环路的正确识别。

技术领域

本发明属于芯片硬件安全技术领域，具体涉及一种面向FPGA芯片的网表环路识别方法。

背景技术

当前，半导体工业和各种生产技术广泛发展，芯片越来越小，功能却越来越复杂。然而，无论是在设计阶段，还是实际芯片制造阶段，数字化集成电路都可能会遇到各种各样的硬件攻击。集成电路的一种新型硬件攻击，称为硬件木马，已经成为一种重要的近年来的研究课题。硬件木马可以禁用或更改集成电路的功能，或泄漏敏感的用户信息。现代FPGA自动化设计基本流程包括综合、映射、布局布线和生成比特流，其中综合后生成的网表文件占据着极其重要的地位。此外，网表文件也是硬件木马入侵的主要文件。因此，对于网表文件的相关研究对于硬件安全的保护至关重要。

芯片网表环路是网表中的一种常见结构，在基于网表的研究中往往需要进行特殊处理。然而，由于网表中元器件的数量多，元器件之间的逻辑关系复杂，研究人员很难准确地识别网表中的环路，导致后续基于网表的研究也无法正常进行。目前，学术界很少有关于FPGA网表文件中环路识别相关的研究。基于以上情况，本发明提出了一种面向FPGA芯片的网表环路识别方法。

发明内容

本发明的目的是为了解决FPGA芯片的网表环路识别方法的问题，提出了一种面向FPGA芯片的网表环路识别方法。

本发明的技术方案是：一种面向FPGA芯片的网表环路识别方法包括以下步骤：

S1：输入FPGA芯片的网表文件；

S2：建立网表文件的有向图模型；

S3：结合栈结构对有向图模型进行深度优先遍历，识别有向图模型的环路；

S4：识别环路中的嵌套环路；

S5：利用分步循环聚合策略提取环路中的聚合环路，得到FPGA芯片的网表环路识别结果。

本发明的有益效果是：本发明提出了一种新型的FPGA芯片网表环路识别方法。该网表环路识别方法利用构建有向图模型，对其进行识别；同时提出了嵌套环路的概念，对网表中的嵌套环路进行识别；最后提出了分布循环聚合的策略，识别有向图模型中的聚合环路。该识别方法具有操作简单和易于实现的特点，能够保证对网表环路的正确识别。

进一步地，步骤S2包括以下子步骤：

S21：设定网表文件的寄存器集合为R；

S22：根据寄存器集合构建网表文件的顶点集合为V；

S23：根据寄存器集合构建网表文件的有向边集合为E，得到有向图模型G＝(V，E)，完成有向图模型的建立。

上述进一步方案的有益效果是：在本发明中，使用G＝(V，E)表示有向图，其中G表示一个图，V是图G中顶点的集合，E是图G中边的集合，其表示方法简单易操作。

进一步地，步骤S22中，寄存器集合R和顶点集合V具有一对一的关系，记为r_i→v_i，r_i∈R，v_i∈V，其顶点集合V有如下性质：

对于使得r_i→v_i成立；