[发明专利]三维存储器及其制备方法

说明书

本申请公开了一种三维存储器及其制备方法。三维存储器包括衬底，且衬底为N型掺杂半导体结构；位于衬底上的绝缘层；及位于绝缘层上的堆叠层，堆叠层内设有贯穿堆叠层与绝缘层的沟道孔，沟道孔内形成存储结构，存储结构沿沟道孔轴向设置，且与衬底电性连接；其中，堆叠层包括多层交替堆叠设置的栅极层及介质层，绝缘层的厚度大于一层栅极层与一层介质层的厚度之和。本申请提供的三维存储器在衬底与堆叠层之间设一层绝缘层，避免了衬底内的电子在热作用下扩散至堆叠层最底部的栅极层，从而保证三维存储器的性能。

技术领域

本申请涉及半导体制造技术领域，尤其涉及一种三维存储器及其制备方法。

背景技术

三维(3Dimension,3D)存储器作为一种典型的垂直沟道式三维存储器，通常包括衬底以及位于衬底上多层栅极层与介质层交替堆叠设置的堆栈层。传统技术中，当三维存储器采用栅致漏极泄漏(gate induced drain leakage，GIDL) 擦除时，衬底为N型掺杂半导体结构。而N型掺杂的衬底在热作用下，衬底内部的电子向上扩散，可能扩散至堆栈层最底部的栅极层，使得部分三维存储器失效，从而影响三维存储器的性能。

发明内容

基于上述位于衬底内部的电子扩散至堆栈层底部影响三维存储器性能的问题，本申请提供了一种三维存储器及其制备方法，避免衬底内的电子在热作用下扩散至堆叠层最底部的栅极层，从而保证三维存储器的性能。

第一方面，本申请提供了一种三维存储器。三维存储器包括衬底，且所述衬底为N型掺杂半导体结构；

位于所述衬底上的一层绝缘层；

及位于所述绝缘层上的堆叠层，所述三维存储器设有贯穿所述堆叠层与所述绝缘层的沟道孔，所述沟道孔内形成存储结构，所述存储结构沿所述沟道孔轴向设置，且与所述衬底电性连接；其中，所述堆叠层包括多层交替堆叠设置的栅极层及介质层，所述绝缘层的厚度大于一层所述栅极层与一层所述介质层的厚度之和。

在一种实施方式中，所述绝缘层的厚度大于或等于三层所述栅极层与三层所述介质层的厚度之和。

在一种实施方式中，所述绝缘层的厚度小于或等于八层所述栅极层与八层所述介质层的厚度之和。

在一种实施方式中，所述绝缘层与所述介质层采用的材料均为氧化物。

在一种实施方式中，所述三维存储器还包括位于所述堆叠层周缘的电流通路，所述电流通路沿垂直于所述衬底方向延伸，且与所述衬底电性连接。

第二方面，本申请还提供一种三维存储器的制备方法。三维存储器的制备方法包括：

提供衬底；

在所述衬底上沉积氧化物材料以形成绝缘层；

在所述绝缘层上形成多层牺牲层与介质层交替堆叠设置的堆栈层，且所述绝缘层的厚度大于一层所述牺牲层与一层所述介质层的厚度之和。

在一种实施方式中，在所述“在所述衬底上沉积氧化物材料以形成绝缘层”之前，所述制备方法还包括：

对所述衬底离子注入，以使所述衬底形成N型掺杂半导体结构。

在一种实施方式中，在所述“在所述绝缘层上形成多层牺牲层与介质层交替堆叠设置的堆栈层”之后，所述制备方法还包括：

刻蚀所述堆栈层，以形成贯穿所述堆栈层的沟道孔；

沿所述沟道孔的轴向方向形成存储结构，所述存储结构与所述衬底电性连接。

在一种实施方式中，在所述“沿所述沟道孔的轴向方向形成存储通道”之后，所述制备方法还包括：

刻蚀所述堆栈层，以形成贯穿所述堆栈层的沟槽；