[发明专利]一种高耐压的n沟道LDMOS器件及其制备方法

说明书

本发明涉及一种高耐压的n沟道LDMOS器件，属于半导体技术领域。本发明针对n沟道LDMOS器件提出了一种表面超结结构，通过在器件漂移区表面制备梳指状的p型半导体条块，并将该p型半导体条块与源极进行电学连接，可在关断条件下实现漂移区沟道大范围耗尽，该耗尽区可耐受较高电压，从而器件击穿特性得以增强。另一方面，与传统超结相比，梳指状p型表面耐压结构制备在漂移区表面，不用嵌入在器件漂移区内部，对工艺的要求降低。同时，由于和源极连接的梳指状p型表面耐压结构仅覆盖小部分漂移区面积，当器件导通时，与其关联的寄生电阻和寄生电容也相对较小，这使得器件具有相对较好的直流导通特性和高频特性。

技术领域

本发明属于半导体技术领域，具体涉及一种高耐压的n沟道LDMOS器件及其制备方法。

背景技术

在射频、功率集成电路领域，器件的频率、耐压、导通电阻等特性是决定电路特性的重要性能指标。目前随着功率集成电路的集成度不断提高，其对电路及器件的各项特性的要求也越来越高。在射频功率器件中，LDMOS(横向扩散金属氧化物半导体场效应晶体管)器件相比其它功率器件，展现了高可靠性，高线性度等优良电学特性，以及与传统的CMOS工艺兼容的优点成为射频功率器件领域的研究热点，从而使如何提高LDMOS器件的频率、导通电阻、耐压等电学特性成为业界关注的焦点。

射频、功率集成电路的迅速发展也越来越需要能够满足更高频率，更大耐压特性的功率器件，并且随着器件尺寸的不断降低，在满足以上特性的同时，器件的可集成度也成为芯片制造的一个重要考虑因素。传统的超结LDMOS器件，如图1所示，消除了其高击穿电压和低导通电阻之间的矛盾，实现了阻型耐压层到结型耐压层的革命性转变。但是，在超结的工艺中，P区和N区的掺杂浓度和厚度都是严格控制的，这使得工艺条件变得苛刻。另一方面，超结结构的PN结面积受制于P区和N区的接触面积，所以由超结结构的引入而增加的寄生电容极大限制了LDMOS的交流特性。针对此问题，本发明提出了一种高耐压的n沟道LDMOS器件，既能简化超结LDMOS的工艺，而且能够控制超结的结面面积，抑制寄生电容。

发明内容

本发明所要解决的技术问题是针对现有技术存在的问题，提供一种高耐压的n沟道LDMOS器件及其制备方法。

为解决上述技术问题，本发明实施例提供一种高耐压的n沟道LDMOS器件，包括半导体衬底、n型轻掺杂漂移区、p型阱区、栅极结构、n型重掺杂源极和n型重掺杂漏极；

p型阱区位于所述半导体衬底的顶层一侧，n型轻掺杂漂移区位于所述半导体衬底的顶层另一侧；n型重掺杂漏极位于n型轻掺杂漂移区的顶层远离p型阱区的一侧，n型重掺杂源极位于p型阱区的顶层远离n型轻掺杂漂移区的一侧；栅极结构位于p型阱区上，且位于n型重掺杂源极和n型轻掺杂漂移区之间；

还包括多个沿栅漏方向延伸的梳指状p型半导体块和多个电极，多个p型半导体块位于n型轻掺杂漂移区上，且位于栅极结构和n型重掺杂漏极之间，多个p型半导体块与栅极结构和n型重掺杂漏极间隔设置；多个电极位于多个p型半导体块上靠近栅极结构的一侧，通过多个电极将多个p型半导体块与源极进行电学连接，使所述多个p型半导体块与源极相互连通。

在上述技术方案的基础上，本发明还可以做如下改进。

进一步的，所述多个p型半导体块之间设置绝缘介质。

进一步的，所述绝缘介质向所述漏极方向延伸并填充所述p型半导体块与所述n型重掺杂漏极之间的间隙。

进一步的，所述栅极结构包括从下而上依次设置的栅氧化层和栅极。

进一步的，所述半导体衬底的导电类型为n型或p型。

为解决上述技术问题，本发明实施例提供了一种高耐压的n沟道LDMOS器件的制备方法，包括以下步骤：

步骤1、采用光刻工艺和离子注入工艺在半导体衬底的顶层一侧形成p型阱区，在半导体衬底的顶层另一侧形成n型轻掺杂漂移区；