[发明专利]3D存储器件及其制造方法

说明书

本申请公开了一种3D存储器件及其制造方法。该制造方法包括：在衬底上形成第一叠层结构，包括交替堆叠的层间绝缘层与牺牲层，衬底的表面包括相邻的台阶区与核心区；在第一叠层结构的表面上形成第一标记；以第一标记作为对准标记进行刻蚀，使得在所述第一叠层结构的侧面形成若干层第一台阶；以及以第一标记作为对准标记进行刻蚀以形成多个第一沟道孔，多个第一沟道孔穿过第一叠层结构。该制造方法通过在第一叠层结构的表面上形成第一标记，在形成台阶与沟道孔时，均以第一标记作为直接的对准标记进行刻蚀，从而避免了现有技术中存在的间接对准误差。

技术领域

本发明涉及存储器技术，更具体地，涉及3D存储器件及其制造方法。

背景技术

半导体技术的发展方向是特征尺寸的减小和集成度的提高。对于存储器件而言，存储器件的存储密度的提高与半导体制造工艺的进步密切相关。随着半导体制造工艺的特征尺寸越来越小，存储器件的存储密度越来越高。

为了进一步提高存储密度，已经开发出三维结构的存储器件(即，3D存储器件)。该3D存储器件包括沿着垂直方向堆叠的多个存储单元，在单位面积的晶片上可以成倍地提高集成度，并且可以降低成本。

在3D存储器件中，一般采用栅叠层结构以及沟道柱提供选择晶体管和存储晶体管，采用导电通道形成外围电路与存储单元的互联。在形成沟道柱以及刻蚀叠层结构形成台阶时，均需要与衬底上的零层标记(zero mark)对准。当3D存储器件的层数增加时，需要以零层标记为对准标记，采用上下两个叠层结构分别形成台阶。由于测量工艺的限制，目前只能测出下叠层结构的第一个台阶(LSS1)与其他台阶或结构的距离等参数，因此在实际的电路中，需要沟道柱以及每个台阶均与下叠层结构的第一个台阶进行对准。如果以零层标记作为对准标记，则下叠层结构的第一个台阶与其它的台阶存在间接对准误差，同时，沟道柱与下叠层结构的第一个台阶也存在间接对准误差，从而降低了整体工艺的对准精度，影响了器件的良率。

此外，零层标记在3D存储器件的电路中没有实际的用处，单独形成零层标记会增加器件的制造周期与成本。

因此，希望进一步改进3D存储器件的制造工艺，从而提高3D存储器件的良率。

发明内容

本发明的目的是提供一种改进的3D存储器件及其制造方法，通过在第一叠层结构的表面上形成第一标记，在形成台阶与沟道孔时，均以第一标记作为直接的对准标记进行刻蚀，从而避免了现有技术中存在的间接对准误差。

根据本发明的一方面，提供了一种3D存储器件的制造方法，包括：在衬底上形成第一叠层结构，包括交替堆叠的层间绝缘层与牺牲层，所述衬底的表面包括相邻的台阶区与核心区；在所述第一叠层结构的表面上形成第一标记；以所述第一标记作为对准标记进行刻蚀，使得在所述第一叠层结构的侧面形成若干层第一台阶；以及以所述第一标记作为对准标记进行刻蚀以形成多个第一沟道孔，所述多个第一沟道孔穿过所述第一叠层结构。

优选地，还包括：形成至少覆盖所述多个第一台阶的第一填充层；形成覆盖所述第一填充层与所述第一叠层结构的第二叠层结构，包括交替堆叠的层间绝缘层与牺牲层，所述第二叠层结构的表面与所述第一叠层结构的表面共形，以将所述第一标记复制到所述第二叠层结构的表面；以所述第一标记作为对准标记进行刻蚀，使得在所述第二叠层结构的侧面形成若干层第二台阶；以及以所述第一标记作为对准标记进行刻蚀以形成多个第二沟道孔，所述第二沟道孔穿过所述第二叠层结构，并位于所述第一沟道孔之上。

优选地，所述第二叠层结构的各层均形成有所述第一标记。

优选地，所述第一叠层结构与所述第二叠层结构中的所有所述第一标记共形。

优选地，所述台阶区内，在与所述衬底表面平行的方向上，所述第一标记位于所述第一台阶与所述第二台阶的同一侧，并且所述第一台阶凸出于所述第二台阶。