[发明专利]一种利用氮化硅隔离层生成多阶梯状沟槽晶体管的工艺有效
| 申请号： | 202010182607.1 | 申请日： | 2020-03-16 |
| 公开（公告）号： | CN111477546B | 公开（公告）日： | 2023-02-07 |
| 发明（设计）人： | 严立巍;陈政勋;李景贤 | 申请（专利权）人： | 绍兴同芯成集成电路有限公司 |
| 主分类号： | H01L21/3065 | 分类号： | H01L21/3065;H01L21/306;H01L21/308;H01L21/336;H01L21/331 |
| 代理公司： | 北京同辉知识产权代理事务所(普通合伙) 11357 | 代理人： | 王依 |
| 地址： | 312000 浙江省绍兴市越城区*** | 国省代码： | 浙江;33 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 利用 氮化 隔离 生成 阶梯 沟槽 晶体管 工艺 | ||
1.一种利用氮化硅隔离层生成多阶梯状沟槽晶体管的工艺，其特征在于，包括以下步骤：
S1、选用硅片基板，并在硅片基板上蚀刻出第一沟槽(11)，形成初加工晶体管(1)，同时清洗去除第一沟槽(11)侧壁的杂质；
S2、将初加工晶体管(1)置于氧化炉管中进行氧化操作，以便在第一沟槽(11)的内侧壁生成厚度为的氧化硅保护层(101)；
S3、以电浆激发化学气相沉积工艺或低压力化学气相沉积法，在第一沟槽(11)的氧化硅保护层(101)上沉积形成氮化硅薄膜层(102)；
S4、以含氟气体进行电浆化处理，并提供偏压电位，形成侧壁，此时蚀刻停止在氧化硅保护层(101)上；
S5、以第一沟槽(11)侧壁蚀刻出的氮化硅薄膜层(102)作为硬掩模，随后在第一沟槽(11)的底部以干蚀刻工艺继续蚀刻硅片基板的Si层，形成第二沟槽(12)，并清洗去除第二沟槽(12)侧壁的杂质；
S6、以磷酸化学液为原料，采用湿法蚀刻工艺，去除位于第一沟槽(11)底部的氮化硅薄膜层(102)，使第一沟槽(11)与第二沟槽(12)形成整体呈双沟槽结构；
S7、以第二沟槽(12)为基底，继续重复S2-S6操作至少2次，使得多个沟槽依次呈多阶梯状；
所述S3中采用的化学气相沉积工艺是在400-800℃温度下，以SiH2Cl2+NH3为原料进行沉积操作。
2.根据权利要求1所述的利用氮化硅隔离层生成多阶梯状沟槽晶体管的工艺，其特征在于，所述S2中采用的氧化炉管中氧化操作的温度为900-1050℃。
3.根据权利要求1所述的利用氮化硅隔离层生成多阶梯状沟槽晶体管的工艺，其特征在于，所述S3中所述氮化硅薄膜层(102)与氧化硅保护层(101)的蚀刻比大于10:1。
4.根据权利要求1所述的利用氮化硅隔离层生成多阶梯状沟槽晶体管的工艺，其特征在于，所述S6中采用的磷酸的浓度50％。
5.根据权利要求4所述的利用氮化硅隔离层生成多阶梯状沟槽晶体管的工艺，其特征在于，所述S6中磷酸湿法蚀刻的温度50℃。
6.根据权利要求1所述的利用氮化硅隔离层生成多阶梯状沟槽晶体管的工艺，其特征在于，在每次形成沟槽后，先进行清洗以去除杂质再进行下一步操作。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于绍兴同芯成集成电路有限公司，未经绍兴同芯成集成电路有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/202010182607.1/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
