[发明专利]一种利用氮化硅隔离层生成多阶梯状沟槽晶体管的工艺

说明书

本发明公开一种利用氮化硅隔离层生成多阶梯状沟槽晶体管的工艺，包括以下步骤：S1、在硅片基板上蚀刻出第一沟槽；S2、将初加工晶体管置于氧化炉管中进行氧化操作，并在第一沟槽的内侧壁生成氧化硅保护层；S3、以化学气相沉积工艺，在第一沟槽的氧化硅保护层上沉积形成氮化硅薄膜层；S4、以含氟气体进行电浆化处理，形成侧壁；S5、随后在第一沟槽的底部向下继续蚀刻硅片基板的Si层，形成第二沟槽；S6、以O₂电浆工艺，去除位于第一沟槽底部的氮化硅薄膜层，形成双沟槽结构。多沟槽设计结构在同样封装体积取得更大的晶体管面积，使得多沟槽的静态电流通过以及承载高电压能力均得以增加，其极大化有效的电晶体面积能够提升3倍。

技术领域

本发明属于晶片生产技术领域，具体涉及一种利用氮化硅隔离层生成多阶梯状沟槽晶体管的工艺。

背景技术

半导体集成电路(IC)工业经历了迅速的发展。在IC的发展过程中，通常增大了功能密度(即每个芯片区域的互连器件的数量)，而减小了几何尺寸(即使用制造工艺可以制造的最小器件或互连线)。IC性能的提高主要是通过不断缩小集成电路器件的尺寸以提高它的速度来实现的。这种按比例缩小的工艺优点在于提高了生产效率并且降低了相关费用。同时，这种按比例缩小的工艺也增加了处理和制造IC的复杂性。

现在一般采用MOS-FET and IGBT方法来对晶体管进行开槽，比如MOS-FET andIGBT，目前工艺，只进行完成蚀刻单个浅沟槽。如图1所示，为现有工艺中生产的单沟槽晶体管，在晶体管材的厚度一定时，而单沟槽晶体管的单沟槽设计宽度是工艺方法所制(现有采用MOS-FET and IGBT方法已经是极限宽度)，进而导致在单位面积的单晶硅表面能够蚀刻的浅沟槽条数有限。整个单晶硅表面形成的单沟槽壁的有效接触面积有限，限制了通过单沟槽的静态电流通过以及承载高电压能力，而从而使晶体管材的整体性能较差。

发明内容

针对现有技术的不足，本发明的目的在于提供一种利用氮化硅隔离层生成多阶梯状沟槽晶体管的工艺，解决了现有技术中单沟槽晶体管的通电能力以及承载高电压能力有限的技术问题。

本发明的目的可以通过以下技术方案实现：

一种利用氮化硅隔离层生成多阶梯状沟槽晶体管的工艺，包括以下步骤：

S1、选用硅片基板，并在硅片基板上蚀刻出第一沟槽，形成初加工晶体管，同时清洗去除第一沟槽侧壁的杂质；

S2、将初加工晶体管置于氧化炉管中进行氧化操作，以便在第一沟槽的内侧壁生成厚度为的氧化硅保护层；

S3、以电浆激发化学气相沉积工艺或低压力化学气相沉积法，在第一沟槽的氧化硅保护层上沉积形成氮化硅薄膜层；

S4、以含氟气体进行电浆化处理，并提供偏压电位，形成侧壁，此时蚀刻停止在氧化硅保护层上；

S5、以第一沟槽侧壁蚀刻出的氮化硅薄膜层作为硬掩模，随后在第一沟槽的底部以干蚀刻工艺继续蚀刻硅片基板的Si层，形成第二沟槽，并清洗去除第二沟槽侧壁的杂质；

S6、以磷酸化学液为原料，采用湿法蚀刻工艺，去除位于第一沟槽底部的氮化硅薄膜层，使第一沟槽与第二沟槽形成整体呈双沟槽结构；

S7、以第二沟槽为基底，继续重复S2-S6操作至少2次，使得多个沟槽依次呈多阶梯状。

进一步的，所述S2中采用的氧化炉管中氧化操作的温度为900-1050℃。

进一步的，所述S3中所述氮化硅薄膜层与氧化硅保护层的蚀刻比大于10:1。

进一步的，所述S3中采用的化学气相沉积工艺是在400-800℃温度下，以SiH₂Cl₂+NH₃为原料进行沉积操作。

进一步的，所述S6中采用的磷酸的浓度50％。