[发明专利]籽晶托及降低碳化硅单晶中穿透型位错密度的方法

说明书

本申请提供了一种籽晶托及降低碳化硅单晶中穿透型位错密度的方法，通过在籽晶托上开设沟槽、并在沟槽中填充与石墨热导率不同的材料，或者，直接在籽晶托上镀与石墨热导率不同的薄膜，这样，在晶体生长时，籽晶托表面存在两种热导率不同的物质，使得散热不均匀，进而，会导致籽晶表面温度场分布不均匀。因此，可以利用籽晶托上两种不同热导率物质的周期性分布，调制物理气相传输生长SiC过程中籽晶表面温度场分布，强制在预定义图形对应温度较低区域优先成核，按照预定义图形进行选择优先生长，随后进行侧向生长，以达到降低穿透型位错密度的目的。

技术领域

本申请涉及碳化硅单晶生长技术领域，尤其涉及一种籽晶托及降低碳化硅单晶中穿透型位错密度的方法。

背景技术

作为第三代宽带隙半导体材料的代表，碳化硅材料具有禁带宽度大、载流子饱和迁移速度高、热导率高、临界击穿电场强度高、化学稳定性好等优良的物理化学特性。基于这些优良的特性，SiC材料被认为是制作高频、大功率、耐高温和抗辐射电子器件的理想材料，以其制造的器件在白光照明、汽车电子化、雷达通讯、石油钻井、航空航天、核反应堆系统及军事装备等领域有着广泛的应用。

生长大直径、高质量的SiC单晶是实现器件应用的关键。过去的20年中，经过国内外同行的不懈努力，在碳化硅材料研制方面取得了飞速发展，已经实现了大尺寸4英寸(100mm)4H-SiC衬底的商品化，器件的致命缺陷——微管密度已经可以在晶体生长过程中控制在1cm^-2以下，甚至达到零微管水平。然而，SiC材料本身仍旧存在位错密度相对较高的问题，典型值为10⁴cm^-2量级，制约了SiC材料在电子器件中更广泛的应用，比如在高位错密度衬底上制作的晶体三极管具有较大的漏电流。因此，目前提高SiC单晶材料质量的研究焦点及重点已经转移到如何减少衬底材料中的位错密度。

SiC单晶中的位错主要包括穿透型位错(Threading Dislocations)和基平面位错(Basal Plane Dislocations)，穿透型位错通常是沿生长方向(0001)延伸，沿c轴生长时，籽晶中的穿透型位错能够继承到生长层中。为了SiC单晶中的位错，目前有采用“RepeatedA-Face(RAF)”方法，即通过多次重复a面(11-20)和m面(1-100)面交替生长，然后再进行c面生长，获得低位错密度高质量的SiC单晶，但是，该方法需要多次重复生长，步骤复杂且在多次重复生长中容易引入其他的缺陷；还有设置SiC沿非极性生长面生长，相比沿c轴极性面生长，显示出完全不同的生长动力学及缺陷产生机制，穿透位错密度相比沿c轴生长大大降低，然而该方式会产生大量堆垛层错缺陷。

发明内容

针对现有技术中SiC材料仍存在对较高位错密度的不足，本发明提供一种籽晶托及降低碳化硅单晶中穿透型位错密度的方法。

根据本申请实施例的第一方面，提供了一种籽晶托，包括石墨材质的籽晶托基底，其中：

所述籽晶托基底中用于粘接碳化硅籽晶的表面上开设有多个沟槽；

所述沟槽内填充有与碳化硅的热导率不同的填充材料,以使所述碳化硅籽晶上可以具有多个成核点。

可选地，所述填充材料的热导率高于石墨的热导率。

可选地，所述籽晶托基底上，位于沟槽之间的部分为台面，所述台面的宽度为50-1000μm。

可选地，所述台面的宽度为100-400μm。

可选地，所述台面的形状为菱形、正方形、正三角形或正六边形。

可选地，所述沟槽包括第一沟槽和第二沟槽，所述第一沟槽垂直于所述碳化硅籽晶的主定位面，所述第二沟槽与所述主定位面的夹角大于或等于0°且小于90°。

可选地，所述第二沟槽与所述主定位面的夹角大于或等于0°且小于45°。