[发明专利]半导体器件

说明书

提供了一种半导体器件，所述半导体器件包括：位于衬底上的有源图案，所述有源图案包括凹槽，所述凹槽具有“V”形；位于所述凹槽上的生长阻止图案；位于所述有源图案的在所述凹槽的相对侧的部分上的栅极结构；在垂直于所述衬底的上表面的竖直方向上彼此间隔开的沟道，每个所述沟道延伸穿过所述栅极结构之一；以及位于所述生长阻止图案上的源/漏层，所述源/漏层接触所述沟道。

相关申请的交叉引用

本申请要求于2019年5月17日在韩国知识产权局(KIPO)提交的韩国专利申请No.10-2019-0057955的优先权，其公开内容通过引用整体并入本文。

技术领域

本发明构思的示例性实施例涉及半导体器件。更具体地，本发明构思的示例性实施例涉及具有在竖直方向上堆叠的沟道的半导体器件。

背景技术

在制造包括在竖直方向上堆叠的多个沟道的多桥沟道金属氧化物半导体场效应晶体管(MBC MOSFET)时，可以形成源/漏层以共同接触这些沟道。源/漏层可以包括具有彼此不同的杂质浓度的多个层。如果未适当控制靠近沟道的源/漏层的杂质浓度，沟道可能具有不一致的电特性。

发明内容

根据本发明构思的示例性实施例，提供了一种半导体器件，所述半导体器件包括：位于衬底上的有源图案，所述有源图案包括凹槽，所述凹槽具有“V”形；位于所述凹槽上的生长阻止图案；位于所述有源图案的在所述凹槽的相对侧的部分上的栅极结构；在垂直于所述衬底的上表面的竖直方向上彼此间隔开的沟道，每个所述沟道延伸穿过所述栅极结构之一；以及位于所述生长阻止图案上的源/漏层，所述源/漏层接触所述沟道。

根据本发明构思的示例性实施例，提供了一种半导体器件，所述半导体器件包括：位于衬底上的有源图案；在垂直于所述衬底的表面的第一方向上彼此间隔开的沟道；位于所述有源图案上的栅极结构，所述栅极结构围绕每个所述沟道的表面的至少一部分；以及源/漏层，所述源/漏层位于所述有源图案的在所述栅极结构的相对侧中的每一侧的部分上并且接触所述沟道，所述源/漏层包含掺杂有杂质的半导体材料，并且所述源/漏层包括：位于每个所述沟道的侧壁上的第一外延层，所述第一外延层具有第一杂质浓度；以及位于所述有源图案上的第二外延层，所述第二外延层围绕所述第一外延层并且具有大于所述第一杂质浓度的第二杂质浓度，其中，生长阻止图案形成在所述有源图案与所述源/漏层之间。

根据本发明构思的示例性实施例，提供了一种半导体器件，所述半导体器件包括：位于衬底上的有源图案；位于所述有源图案上的栅极结构；在垂直于所述衬底的上表面的方向上彼此间隔开的沟道，每个所述沟道设置在所述栅极结构中；位于所述有源图案的在所述栅极结构的相对侧中的每一侧的部分上的阻挡层；位于所述阻挡层上的源/漏层，所述源/漏层连接到所述沟道；位于所述栅极结构的第一部分的侧壁上且位于所述栅极结构的第二部分的侧壁上的间隔物，所述第一部分位于所述沟道之间，所述第二部分位于所述有源图案的上表面与所述沟道中的最下面的沟道之间；以及位于所述间隔物与所述源/漏层之间的气隙。

根据本发明构思的示例性实施例，提供了一种半导体器件，所述半导体器件包括：位于衬底上的有源图案，所述有源图案包括位于所述有源图案的上表面上的凹槽；位于所述有源图案的第一部分和所述有源图案的第二部分上的栅极结构，所述第一部分位于所述凹槽的第一侧，所述第二部分位于所述凹槽的第二侧；在垂直于所述衬底的上表面的竖直方向上彼此间隔开的沟道，每个所述沟道延伸穿过所述栅极结构之一；以及位于所述有源图案上的源/漏层，所述源/漏层连接到所述沟道，并且包含掺杂有杂质的半导体材料，其中，在相同水平高度处的所述沟道之间的所述源/漏层的杂质浓度从所述沟道中的第一沟道的第一侧壁到所述沟道中的面对所述第一沟道的所述第一侧壁的第二沟道的第二侧壁是不同的，所述杂质浓度具有按照从所述第一侧壁到所述第二侧壁的顺序的第一杂质浓度、第二杂质浓度和第三杂质浓度。