[发明专利]一种六轴驱控一体机

权利要求书

1.一种六轴驱控一体机，其特征在于：包括壳体以及设置在壳体内的电路板，所述壳体为上盖板与下盖板组成的盒体，所述上盖板包括一体成型的一顶板、一前侧板和两侧板，两侧板的底部设置有向外翻折的压边，压边上开设有第一固定孔组，两侧板上横向阵列开设有散热孔，前侧板上横向排布有若干个用于安装接口的接口孔位，顶板的后侧边缘对称设置有定位凸部；

所述下盖板包括一体成型的一底板和一后侧板，后侧板上水平方向等间距开设有若干个用于安装接口的接口孔位，后侧板的上部边缘开设有定位凹部；底板的上表面开设有第二固定孔组、第三固定孔组和第四固定孔组，底板的下表面设置有散热翅片；所述底板上表面开设有安装凹槽；

所述电路板包括双计算核心，以及分别与所述双计算核心连接的隔离电源电路、六个电机驱动电路、反电动势泄放电路、外部隔离输入电路、外部隔离输出电路、母线电压采集电路，每一个电机驱动电路模块连接一电机，用于连接和控制伺服电机或是步进电机；

所述双计算核心包括TMS320F28375S型DSP芯片和XC6SLX16-2CSG324型的FPGA芯片，所述DSP芯片与所述FPGA芯片通过扩展总线连接；所述电机驱动电路包括第一H桥电路、第二H桥电路、第三H桥电路、第四H桥电路；FPGA芯片的E16管脚接出S1AP_H信号，FPGA芯片的G13管脚接出S1AP_L信号；FPGA芯片的H12管脚接出S1AN_H信号；FPGA芯片的D18管脚接出S1AN_L信号，FPGA芯片的D17管脚接出S1BP_H信号，FPGA芯片的G14管脚接出S1BP_L信号，FPGA芯片的F14管脚接出S1BN_H信号，FPGA芯片的C18管脚接出S1BN_L信号；所述第一H桥电路包括光耦合器U1、光耦合器U4、MOS管Q2、MOS管Q3、隔离霍尔电流传感器U3；光耦合器U1的第6管脚连接电容C5和二极管D1的负极，二极管D1的正极经电阻R1连接至15V高电平，电容C5的另一端连接光耦合器U1的第4管脚，光耦合器U1的第4管脚与电阻R5的一端和MOS管Q2的第3管脚连接；光耦合器U1的第5管脚与电阻R5的另一端连接，光耦合器U1的第5管脚与MOS管Q2的第1管脚连接，MOS管Q2的第2管脚连接至48V高电平；光耦合器U1的第3管脚接地；光耦合器U1的第1管脚经电阻R3连接FPGA芯片的E16管脚；

光耦合器U4的第6管脚连接电容C8和电阻R9的一端，电阻R9的另一端连接至15V高电平，电容C8的另一端连接光耦合器U4的第4管脚，光耦合器U4的第4管脚与电阻R12的一端和MOS管Q3的第3管脚连接；光耦合器U4的第5管脚与电阻R12的另一端连接，光耦合器U4的第5管脚与MOS管Q3的第1管脚连接，MOS管Q3的第3管脚连接至高压地；光耦合器U4的第3管脚接地；光耦合器U4的第1管脚经电阻R11连接FPGA芯片的G13管脚；MOS管Q3的第2管脚与MOS管Q2的第3管脚连接，MOS管Q3的第2管脚与隔离霍尔电流传感器U3的第3管脚和第4管脚连接，隔离霍尔电流传感器U3的第8管脚连接5V高电平，隔离霍尔电流传感器U3的第7管脚经电阻R7连接至DSP芯片的AD转换功能接口，同时通过电阻R8接地；隔离霍尔电流传感器U3的第6管脚经电容C7接地，隔离霍尔电流传感器U3的第5管脚接地；隔离霍尔电流传感器U3的第1管脚、第2管脚并联，并连接至电机插座J2的第1管脚，输出信号M1A+_U；

所述第二H桥电路包括光耦合器U7、光耦合器U11、MOS管Q5、MOS管Q6；光耦合器U7的第6管脚连接电容C9和二极管D4的负极，二极管D4的正极经电阻R15连接至15V高电平，电容C9的另一端连接光耦合器U7的第4管脚，光耦合器U7的第4管脚与电阻R22的一端和MOS管Q5的第3管脚连接；光耦合器U7的第5管脚与电阻R22的另一端连接，光耦合器U7的第5管脚与MOS管Q5的第1管脚连接，MOS管Q5的第2管脚连接至48V高电平；光耦合器U7的第3管脚接地；光耦合器U7的第1管脚经电阻R26连接FPGA芯片的和H12管脚；

光耦合器U11的第6管脚连接电容C12和电阻R29的一端，电阻R29的另一端连接至15V高电平，电容C12的另一端连接光耦合器U11的第4管脚，光耦合器U11的第4管脚与电阻R33的一端和MOS管Q6的第3管脚连接；光耦合器U11的第5管脚与电阻R33的另一端连接，光耦合器U11的第5管脚与MOS管Q6的第1管脚连接，MOS管Q6的第3管脚连接至高压地；光耦合器U11的第3管脚接地；光耦合器U11的第1管脚经电阻R32连接FPGA芯片的D18管脚；MOS管Q6的第2管脚与MOS管Q5的第3管脚连接在一起，并连接至电机插座J2的第2管脚，输出信号M1A-_V；

所述第三H桥电路包括光耦合器U13、光耦合器U17、MOS管Q8、MOS管Q9、隔离霍尔电流传感器U14；光耦合器U13的第6管脚连接电容C14和二极管D6的负极，二极管D6的正极经电阻R39连接至15V高电平，电容C14的另一端连接光耦合器U13的第4管脚，光耦合器U13的第4管脚与电阻R42的一端和MOS管Q8的第3管脚连接；光耦合器U13的第5管脚与电阻R42的另一端连接，光耦合器U13的第5管脚与MOS管Q8的第1管脚连接，MOS管Q8的第2管脚连接至48V高电平；光耦合器U13的第3管脚接地；光耦合器U13的第1管脚经电阻R41连接FPGA芯片的D17管脚；

光耦合器U17的第6管脚连接电容19和电阻R49的一端，电阻R49的另一端连接至15V高电平，电容C19的另一端连接光耦合器U17的第4管脚，光耦合器U17的第4管脚与电阻R54的一端和MOS管Q9的第3管脚连接；光耦合器U17的第5管脚与电阻R54的另一端连接，光耦合器U17的第5管脚与MOS管Q9的第1管脚连接，MOS管Q9的第3管脚连接至高压地；光耦合器U17的第3管脚接地；光耦合器U17的第1管脚经电阻R57连接FPGA芯片的G14管脚；MOS管Q9的第2管脚与MOS管Q8的第3管脚连接，MOS管Q9的第2管脚与隔离霍尔电流传感器U14的第3管脚和第4管脚连接，隔离霍尔电流传感器U14的第8管脚连接5V高电平，隔离霍尔电流传感器U14的第7管脚经电阻R44连接至DSP芯片的AD转换功能接口，同时通过电阻R46接地；隔离霍尔电流传感器U14的第6管脚经电容C18接地，隔离霍尔电流传感器U14的第5管脚接地；隔离霍尔电流传感器U14的第1管脚、第2管脚并联, 并连接至电机插座J2的第3管脚，输出信号M1B+_W；

所述第四H桥电路包括光耦合器U18、光耦合器U19、MOS管Q10、MOS管Q11；光耦合器U18的第6管脚连接电容C24和二极管D7的负极，二极管D7的正极经电阻R60连接至15V高电平，电容C24的另一端连接光耦合器U18的第4管脚，光耦合器U18的第4管脚与电阻R63的一端和MOS管Q10的第3管脚连接；光耦合器U18的第5管脚与电阻R63的另一端连接，光耦合器U18的第5管脚与MOS管Q10的第1管脚连接，MOS管Q10的第2管脚连接至48V高电平；光耦合器U18的第3管脚接地；光耦合器U18的第1管脚经电阻R61连接FPGA芯片的和F14管脚；

光耦合器U19的第6管脚连接电容C25和电阻R65的一端，电阻R65的另一端连接至15V高电平，电容C25的另一端连接光耦合器U19的第4管脚，光耦合器U19的第4管脚与电阻R68的一端和MOS管Q11的第3管脚连接；光耦合器U19的第5管脚与电阻R68的另一端连接，光耦合器U19的第5管脚与MOS管Q11的第1管脚连接，MOS管Q11的第3管脚连接至高压地；光耦合器U19的第3管脚接地；光耦合器U19的第1管脚经电阻R67连接FPGA芯片的C18管脚；MOS管Q11的第2管脚与MOS管Q10的第3管脚连接在一起，并连接至电机插座J2的第4管脚，输出信号M1B-GND。