[发明专利]用于生成输入/输出性能度量的技术

权利要求书

1.一种具有用于生成输入/输出等待时间度量的技术的集成电路，所述集成电路包括：

实时时钟RTC；

读取测量寄存器；以及

读取等待时间测量模块，其中，所述读取等待时间测量模块包括用于执行包括以下步骤的操作的控制逻辑：

响应于接收到完成与输入/输出I/O设备相关联的读取请求的读取响应，至少部分地基于来自所述RTC的针对完成的读取请求的发起和完成的时间测量来自动计算针对所述完成的读取请求的读取等待时间；

至少部分地基于所述所完成的读取请求的所计算的读取等待时间来自动计算针对所述完成的读取请求的平均读取等待时间；以及

自动更新所述读取测量寄存器以记录针对所述完成的读取请求的所述平均读取等待时间。

2.根据权利要求1所述的集成电路，其中，读取等待时间监测器进一步包括用于执行包括以下步骤的操作的控制逻辑：

自动确定针对所述完成的读取请求的最小读取等待时间；

自动确定针对所述完成的读取请求的最大读取等待时间；以及

自动更新所述读取测量寄存器以记录所述最小读取等待时间和所述最大读取等待时间。

3.根据权利要求1所述的集成电路，进一步包括：

I/O管理器，用于管理所述读取请求，其中，所述I/O管理器包括所述RTC、所述读取测量寄存器和所述读取等待时间测量模块。

4.根据权利要求3所述的集成电路，其中：

所述I/O管理器配置成用于：响应于从处理核接收到主机读取请求，将设备读取请求发送到所述I/O设备；并且

所述完成的读取请求包括设备读取请求。

5.根据权利要求4所述的集成电路，其中，所述I/O管理器符合外围组件互连快速PCIe基础规范的修订版3.0。

6.根据权利要求5所述的集成电路，其中，所述I/O管理器包括PCIe根复合体。

7.一种中央处理单元CPU，包括：

根据权利要求3所述的集成电路；以及

所述集成电路中的处理核，用于将主机读取请求发送到所述I/O管理器。

8.一种数据处理系统，包括：

根据权利要求7所述的CPU；以及

所述I/O设备。

9.根据权利要求8所述的数据处理系统，其中：

所述I/O管理器包括连接到多个I/O设备的根端口；并且

自动计算针对所述完成的读取请求的平均读取等待时间的操作包括：自动计算针对涉及连接到所述根端口的I/O设备中的任何I/O设备的完成的读取请求的平均读取等待时间的操作。

10.一种具有用于生成输入/输出等待时间度量的技术的数据处理系统，所述数据处理系统包括：

输入/输出I/O管理器；

I/O设备，响应于所述I/O管理器；

中央处理单元CPU，用于经由所述I/O管理器来与所述I/O设备通信；

所述I/O管理器中的实时时钟RTC；

所述I/O管理器中的读取测量寄存器；以及

所述I/O管理器中的读取等待时间测量模块，其中，所述读取等待时间测量模块包括用于执行包括以下步骤的操作的控制逻辑：

响应于接收到完成与所述I/O设备相关联的读取请求的读取响应，至少部分地基于来自所述RTC的针对完成的读取请求的发起和完成的时间测量来自动计算针对所述完成的读取请求的读取等待时间；

至少部分地基于所述所完成的读取请求的所计算的读取等待时间来自动计算针对所述完成的读取请求的平均读取等待时间；以及

自动更新所述读取测量寄存器以记录针对所述完成的读取请求的所述平均读取等待时间。