[发明专利]一种半导体结构及其制作方法和三维存储器件

权利要求书

1.一种半导体结构，其特征在于，包括：

衬底；

栅极堆叠结构，位于所述衬底上，所述栅极堆叠结构包括沿第一方向依次设置的核心区域和连接区域，其中，所述核心区域包括主核心区和应力跳变区，所述主核心区通过所述应力跳变区与所述连接区域连接；

栅线分隔槽，设置于所述栅极堆叠结构中，且沿所述第一方向延伸；

若干排第一垂直沟道结构，沿第二方向间隔设置于所述核心区域中，所述第一方向垂直于所述第二方向；其中，最靠近所述栅线分隔槽的至少一排所述第一垂直沟道结构的位于所述应力跳变区的部分被移除，所述栅线分隔槽到所述第一垂直沟道结构的距离包括第一距离和第二距离，所述第一距离为所述主核心区中所述栅线分隔槽到所述第一垂直沟道结构的最小距离，所述第二距离为所述应力跳变区中所述栅线分隔槽到所述第一垂直沟道结构的最小距离，且所述第一距离小于所述第二距离。

2.根据权利要求1所述的半导体结构，其特征在于，最靠近所述栅线分隔槽的至少两排所述第一垂直沟道结构的位于所述应力跳变区的部分被移除。

3.根据权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括：

若干排第二垂直沟道结构，沿所述第二方向间隔设置于所述连接区域中，其中，所述第二垂直沟道结构的排数小于所述第一垂直沟道结构的排数。

4.根据权利要求3所述的半导体结构，其特征在于，每排所述第二垂直沟道结构包括沿所述第一方向间隔设置的若干第二垂直沟道结构单体。

5.根据权利要求1所述的半导体结构，其特征在于，所述栅线分隔槽垂直贯穿所述栅极堆叠结构。

6.根据权利要求1所述的半导体结构，其特征在于，每排所述第一垂直沟道结构包括沿所述第一方向间隔设置的若干第一垂直沟道结构单体。

7.根据权利要求6所述的半导体结构，其特征在于，相邻两排所述第一垂直沟道结构中各所述第一垂直沟道结构单体交错排布。

8.根据权利要求1所述的半导体结构，其特征在于，所述连接区域包括阶梯结构。

9.一种半导体结构制备方法，其特征在于，包括：

提供一衬底；

于所述衬底上形成栅极堆叠结构，所述栅极堆叠结构包括沿第一方向依次设置的核心区域和连接区域，其中，所述核心区域包括主核心区和应力跳变区，所述主核心区通过所述应力跳变区与所述连接区域连接；

于所述核心区域中沿第二方向间隔形成若干排第一垂直沟道结构；

于所述栅极堆叠结构中形成栅线分隔槽，所述栅线分隔槽沿所述第一方向延伸，所述第一方向垂直于所述第二方向；

其中，最靠近所述栅线分隔槽的至少一排所述第一垂直沟道结构的位于所述应力跳变区的部分被移除，所述栅线分隔槽到所述第一垂直沟道结构的距离包括第一距离和第二距离，所述第一距离为所述主核心区中所述栅线分隔槽到所述第一垂直沟道结构的最小距离，所述第二距离为所述应力跳变区中所述栅线分隔槽到所述第一垂直沟道结构的最小距离，且所述第一距离小于所述第二距离。

10.根据权利要求9所述的半导体结构制备方法，其特征在于，所述于所述核心区域中沿第二方向间隔形成若干排第一垂直沟道结构的步骤中，最靠近所述栅线分隔槽的至少两排所述第一垂直沟道结构的位于所述应力跳变区的部分被移除。

11.根据权利要求9所述的半导体结构制备方法，其特征在于，所述半导体制备方法还包括步骤：

于所述连接区域中沿所述第二方向间隔形成若干排第二垂直沟道结构，其中，所述第二垂直沟道结构的排数小于所述第一垂直沟道结构的排数。