[发明专利]阵列数据位反转

说明书

本申请案涉及阵列数据位反转。描述用于存储器阵列位反转的方法、系统及设备。存储器单元(例如，铁电存储器单元)可经写入有与逻辑状态相关联的电荷，所述逻辑状态可为所述单元的预期逻辑状态的反转。即，一或多个存储器单元的实际逻辑状态可经反转，但所述存储器单元的所述预期逻辑状态可保持不变。不同组晶体管可经配置在单元的感测组件周围以能够从所述单元读取预期逻辑状态及反转逻辑状态或将所述预期逻辑状态及所述反转逻辑状态写入到所述单元。例如，第一组晶体管可用于读取当前存储于存储器单元处的逻辑状态，而第二组晶体管可用于读取从所述当前存储的逻辑状态反转的逻辑状态。

分案申请的相关信息

本案是分案申请。该分案的母案是申请日为2017年6月1日、申请号为201780038714.3、发明名称为“阵列数据位反转”的发明专利申请案。

相关申请案的交叉参考

本专利申请案主张2017年6月1日申请的标题为“阵列数据位反转(Array DataBit Inversion)”的PCT申请案第PCT/US2017/035452号的优先权，所述案主张2016年6月21日申请的英格斯(Ingalls)等的标题为“阵列数据位反转(Array Data Bit Inversion)”的美国专利申请案第15/188,890号的优先权，所述案经转让给其受让人，且所述案的每一者的全部内容以引用的方式明确并入本文中。

技术领域

本技术领域涉及阵列数据位反转。

背景技术

下文大体上涉及存储器装置且更具体来说涉及维持存储逻辑值达延长时段的铁电存储器单元的性能。

存储器装置广泛用于将信息存储于各种电子装置中，例如计算机、无线通信装置、相机、数字显示器及类似物。通过编程存储器装置的不同状态而存储信息。例如，二进制装置具有两个状态，其通常由逻辑“1”或逻辑“0”表示。在其它系统中，可存储两个以上状态。为存取所存储的信息，电子装置可读取或感测存储器装置中的经存储状态。为存储信息，电子装置可将状态写入或编程于存储器装置中。

存在各种类型的存储器装置，包含随机存取存储器(RAM)、只读存储器(ROM)、动态RAM(DRAM)、同步动态RAM(SDRAM)、铁电RAM(FeRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、快闪存储器等等。存储器装置可为易失性或非易失性的。非易失性存储器(例如，快闪存储器)可甚至在缺乏外部电源的情况下存储数据达延长时段。易失性存储器装置(例如，DRAM)可随时间丢失其存储状态，除非其由外部电源周期性刷新。二进制存储器装置可(例如)包含充电电容器或放电电容器。但是，充电电容器可通过泄漏电流随时间变成放电，从而导致存储信息的丢失。易失性存储器的特定特征可提供性能优势，例如更快的读取速度或写入速度，而非易失性存储器的特征(例如在无周期性刷新的情况下存储数据的能力)可为有利的。

FeRAM可使用类似于易失性存储器的装置架构，但可归因于使用铁电电容器作为存储装置而具有非易失性性质。因此，相较于其它非易失性及易失性存储器装置，FeRAM装置可具有改良性能。FeRAM装置的铁电存储器单元可存储逻辑状态(例如，逻辑1)达延长时段(例如，数小时、数日、数月等)。在此时段内，铁电存储器单元的铁电电容器内的铁电域可偏移，偏移的量值及效应可随时间增大。由于此偏移，铁电存储器单元可在后续写入操作或读取操作期间经历性能降级。

发明内容

描述存储器阵列位反转的方法、系统和设备。在一些实例中，一种用于阵列数据位反转的方法可包含：通过与感测组件及存储器单元电子连通的第一组晶体管读取由所述存储器单元存储的第一逻辑状态；及通过与所述感测组件及所述存储器单元电子连通的第二组晶体管将不同于所述第一逻辑状态的第二逻辑状态写入到所述存储器单元，其中所述第二组晶体管不同于所述第一组晶体管。