[发明专利]三维存储器及三维存储器制作方法

权利要求书

1.一种三维存储器，其特征在于，包括：

第一半导体基底,

所述第一半导体基底上设置有外围器件以及与所述外围器件连接的第一互联层，所述第一互联层具有多个触点；

阵列器件，设置在所述第一互联层背离所述第一半导体基底的一侧，包括：堆叠结构、以及位于所述堆叠结构内的栅极缝和多个存储串，所述存储串的半导体柱侧壁上具有半导体接触块；所述栅极缝内部填充绝缘体；

设置在所述堆叠结构上的第二半导体基底，所述第二半导体基底与所述存储串的所述半导体接触块接触连接，在所述第二半导体基底朝向所述第一半导体基底的一侧形成有掺杂区；

贯穿接触柱，位于所述堆叠结构外围，所述贯穿接触柱朝向所述第一半导体基底的一端与所述堆叠结构外围对应的所述触点接触；

导电通道，包括延伸至所述掺杂区内的第一接触柱、以及将所述第一接触柱连接至所述贯穿接触柱朝向所述第二半导体基底的一端的导线；

第二互联层，形成于所述第二半导体基底背离所述第一半导体基底的一侧，所述导线形成于所述第二互联层中。

2.根据权利要求1所述的三维存储器，其特征在于，

所述阵列器件还包括位于所述堆叠结构外的绝缘侧墙，所述贯穿接触柱垂直贯穿所述绝缘侧墙，所述第二半导体基底覆盖在所述堆叠结构和所述绝缘侧墙；

第二接触柱贯穿所述第二半导体基底，所述第二接触柱的一端与所述贯穿接触柱朝向所述第二半导体基底的一端接触连接，所述第二接触柱的另一端与所述导线连接。

3.根据权利要求2所述的三维存储器，其特征在于，

所述堆叠结构包括交替堆叠的多个导电层和多个绝缘层，所述堆叠结构的边缘呈阶梯状，由所述第一半导体基底向所述第二半导体基底的方向上各所述导电层在所述第一半导体基底上的投影面积逐渐增大；

所述绝缘侧墙与所述阶梯状的所述堆叠结构嵌合。

4.根据权利要求3所述的三维存储器，其特征在于，

所述绝缘侧墙具有与所述阶梯状的所述堆叠结构嵌合的嵌合区、以及位于所述嵌合区外侧的外围区；

所述贯穿接触柱设置在所述外围区内，且所述贯穿接触柱朝向所述第一半导体基底的一端与所述外围区对应的所述触点接触。

5.根据权利要求1所述的三维存储器，其特征在于，

所述掺杂区与所述绝缘体朝向所述第二半导体基底的一端接触。

6.根据权利要求1所述的三维存储器，其特征在于，

所述掺杂区包与所述第一接触柱朝向所述第一半导体基底一端接触的增强区域、以及位于所述增强区域外的一般区域。

7.根据权利要求1所述的三维存储器，其特征在于，

所述堆叠结构上设置有沟道孔，所述沟道孔包括位于靠近所述第二半导体基底的第一段、以及位于所述第一段背离所述第二半导体基底一侧的第二段，所述存储串设置在所述沟道孔内，所述存储串包括半导体柱，位于所述第一段的所述半导体柱的侧壁向外延伸形成所述半导体接触块。

8.根据权利要求1所述的三维存储器，其特征在于，

所述导线与所述第一接触柱为一体结构。

9.根据权利要求8所述的三维存储器，其特征在于，

所述导电通道包括形成在所述第二半导体基底背离所述第一半导体基底一侧的第一导体层，以及位于所述第一导体层和第二半导体基底之间的第二导体层，所述第一导体层和所述第二导体层的材质不同。

10.根据权利要求9所述的三维存储器，其特征在于，

所述第一导体层为金属层，所述第二导体层为钛层或者氮化钛层。