[发明专利]三维存储器及三维存储器制作方法

说明书

本发明属于存储设备技术领域，具体涉及一种三维存储器及三维存储器制作方法。本发明旨在解决相关技术中公共源极上的导电侧壁与导电层之间容易形成电容，该电容会影响三维存储的性能的问题。本发明的三维存储器，阵列器件设置在第一半导体基底和第二半导体基底之间，堆叠结构内设置有存储串和栅极缝，存储串上具有半导体接触块；在堆叠结构的外侧设置有的贯穿接触柱，第一半导体基底和阵列器件之间设置有第一互联层，贯穿接触柱与第一互联层内的触点连接；导电通道与掺杂区和贯穿接触柱连接；通过导电通道以及贯穿接触柱代替相关技术中的公共源极，并且导电通道和贯穿接触与堆叠结构的导电层距离较远，难以形成电容，提高了三维存储器的性能。

技术领域

本发明涉及存储设备技术领域，尤其涉及一种三维存储器及三维存储器制作方法。

背景技术

随着存储设备技术的逐渐发展，三维储存器以其较高的存储能力以及较快的读取和写入速度被广泛的应用。

相关技术中，三维存储器包括由多个绝缘层和多个导电层交替堆叠形成的堆叠结构。在堆叠结构上设置有向基底延伸的沟道孔和栅极缝，沟道孔和栅极缝均贯穿各导电层和绝缘层，沟道孔内设置有存储串，存储串与导电层之间构成存储单元；栅极缝内设置有公共源极，公共源极的表面具有导电侧壁，导电侧壁朝向基底的一端和存储串朝向基底的一端连接，并且导电侧壁背离基底的一端和存储串背离基底的一端均与外围器件连接。

然而，栅极缝贯穿各导电层，使得设置在栅极缝内的公共源极与导电层之间的距离较小，公共源极上的导电侧壁与导电层之间容易形成电容，该电容会影响三维存储的性能。

发明内容

有鉴于此，本发明实施例提供一种三维存储器及三维存储器制作方法，以解决公共源极上的导电侧壁与导电层之间容易形成电容，该电容会影响三维存储的性能的技术问题。

本发明实施例提供了一种三维存储器，包括：第一半导体基底,第一半导体基底上设置有外围器件以及与外围器件连接的第一互联层，第一互联层具有多个触点；阵列器件，设置在第一互联层背离第一半导体基底的一侧，包括：堆叠结构、以及位于堆叠结构内的栅极缝和多个存储串，存储串的半导体柱侧壁上具有半导体接触块；栅极缝内部填充绝缘体；设置在堆叠结构上的第二半导体基底，第二半导体基底与存储串的半导体接触块接触连接，在第二半导体基底朝向第一半导体基底的一侧形成有掺杂区；贯穿接触柱，位于堆叠结构外围，贯穿接触柱朝向第一半导体基底的一端与堆叠结构外围对应的触点接触；导电通道，包括延伸至掺杂区内的第一接触柱、以及将第一接触柱连接至贯穿接触柱朝向第二半导体基底的一端的导线。

本发明实施例提供的三维存储器，阵列器件设置在第一半导体基底和第二半导体基底之间，阵列器件包括由交替堆叠的多个导电层和绝缘层构成的堆叠结构，堆叠结构内设置有贯穿各导电层和绝缘层的存储串和栅极缝，栅极缝内填充有绝缘体，存储串的半导体柱侧壁上具有与第二半导体基底接触连接的半导体接触块；在堆叠结构的外侧设置有由第一半导体基底向第二半导体基底延伸的贯穿接触柱，第一半导体基底和阵列器件之间设置有外围器件以及与外围器件连接的第一互联层，贯穿接触柱朝向第一半导体基底的一端与第一互联层内的触点连接；第二半导体基底上设置有导电通道，导电通道中的第一接触柱与延伸中掺杂区内，导电通道中的导线与第一接触柱和贯穿接触柱连接；通过导电通道以及贯穿接触柱代替相关技术中的公共源极，并且导电通道和贯穿接触与堆叠结构的导电层距离较远，难以形成电容，提高了三维存储器的性能。

在可以包括上述实施例的一些实施例中，三维存储器还包括：第二互联层，形成于第二半导体基底背离第一半导体基底的一侧，导线形成于第二互联层中。

在可以包括上述实施例的一些实施例中，阵列器件还包括位于堆叠结构外的绝缘侧墙，贯穿接触柱垂直贯穿绝缘侧墙，第二半导体基底覆盖在堆叠结构和绝缘侧墙；第二接触柱贯穿第二半导体基底，第二接触柱的一端与贯穿接触柱朝向第二半导体基底的一端接触连接，第二接触柱的另一端与导线连接。