[发明专利]半导体结构的制备方法

说明书

本发明提供一种半导体结构的制备方法，包括如下步骤：提供待刻蚀材料层；于待刻蚀材料层的表面形成第一掩膜层；得到包括图形化区域的第一图形化掩膜层，图形化区域内包括若干个间隔排布的图形结构；于图形结构的表面、相邻图形结构的间隙底部及第一图形化掩膜层的表面形成侧墙材料层；于侧墙材料层表面形成第二掩膜层；得到第二图形化掩膜层，第二图形化掩膜层包括开口；开口位于图形化区域外侧；基于第二图形化掩膜层对侧墙材料层、第一图形化掩膜层及待刻蚀材料层进行刻蚀；去除第二图形化掩膜层；并继续刻蚀待刻蚀材料层以于待刻蚀材料层内形成第一沟槽及第二沟槽。本发明可以简化工艺步骤，降低生产成本，提高生产效率；可以保证产品的良率。

技术领域

本发明属于集成电路设计及制造技术领域，特别是涉及一种半导体结构的制备方法。

背景技术

在现有工艺中，为了得到尺寸更小的图形结构一般会采用图形倍缩工艺，而现有的图形倍缩工艺一般包括如下步骤：于待刻蚀材料层的表面形成具有若干个图形结构的图形化掩膜层；采用原子层沉积(ALD)工艺于所得结构的表面形成低温富氢氧化层作为侧墙材料层，相邻图形结构之间的侧墙材料层之间具有间隙；对所述侧墙材料层进行刻蚀，以去除位于所述侧墙材料层顶部及所述间隙底部的侧墙材料层，以形成侧墙结构；去除所述图形化掩膜层；基于所述侧墙结构刻蚀所述待刻蚀材料层，以于所述待刻蚀材料层内形成沟槽。然而，上述工艺存在工艺步骤复杂、生产效率较低、生产成本较高、所得结构容易遭受工艺窗口缺陷、产品良率较低等问题。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种半导体结构的制备方法，用于解决现有技术中的上述问题。

为实现上述目的及其他相关目的，本发明提供一种半导体结构的制备方法，所述半导体结构的制备方法包括如下步骤：

提供待刻蚀材料层；

于所述待刻蚀材料层的表面形成第一掩膜层；

对所述第一掩膜层的部分区域进行图形化处理，以得到包括图形化区域的第一图形化掩膜层，所述图形化区域内包括若干个间隔排布的图形结构；

于所述图形结构的表面、相邻所述图形结构的间隙底部及所述第一图形化掩膜层的表面形成侧墙材料层；

于所述侧墙材料层表面形成第二掩膜层，所述第二掩膜层填满相邻图形结构之间的间隙，并覆盖所述侧墙材料层；

对所述第二掩膜层进行图形化处理，以得到第二图形化掩膜层，所述第二图形化掩膜层位于所述图形化区域外侧；所述第二图形化掩膜层包括开口，所述第开口定义出定第二沟槽的形状及位置，且暴露出所述侧墙材料层；

基于所述第二图形化掩膜层对所述侧墙材料层、所述第一图形化掩膜层及所述待刻蚀材料层进行刻蚀；及

去除所述第二图形化掩膜层；并继续刻蚀所述待刻蚀材料层以于所述待刻蚀材料层内形成第一沟槽及第二沟槽。

可选地，形成所述第一沟槽及所述第二沟槽之后还包括去除所述图形化掩膜结构的步骤。

可选地，于所述待刻蚀材料层的表面形成所述第一掩膜层包括如下步骤：

于所述待刻蚀材料层的表面形成旋涂碳层；及

于所述旋涂碳层的表面形成氮氧化硅层。

可选地，所述待刻蚀材料层包括第一待刻蚀材料层及第二待刻蚀材料层，所述第二待刻蚀材料层位于所述第一待刻蚀材料层的表面，且所述第一掩膜层形成于所述第二待刻蚀材料层的表面。

可选地，对所述待刻蚀材料层进行刻蚀之后还包括去除所述第二待刻蚀材料层的步骤。