[发明专利]CPLD逻辑单元阵列的供电结构

权利要求书

1.一种CPLD逻辑单元阵列的供电结构，其特征在于，包括：电源金属线网格以及两个LDO电路，两个所述LDO电路具有相同的电路结构和器件参数，其中，

所述电源金属线网格具有与CPLD逻辑单元阵列相对应的分布结构，且具有两个供电入口，分别位于分布结构的左右两侧，所述电源金属线网格用于形成所述CPLD逻辑单元阵列的供电电流路径；

两个所述LDO电路，用于提供所述CPLD逻辑单元阵列的工作电压，每个所述LDO电路的输出端分别连接至所述电源金属线网格的左右两侧中的一侧的供电入口，以便从左右两侧同时对CPLD逻辑单元阵列进行供电。

2.根据权利要求1所述的CPLD逻辑单元阵列的供电结构，其特征在于，所述LDO电路的平均输出电流大于CPLD逻辑单元阵列的最大工作电流，以使任意一个所述LDO电路足以满足CPLD逻辑单元阵列的供电需求。

3.根据权利要求1所述的CPLD逻辑单元阵列的供电结构，其特征在于，所述LDO电路包括：差分放大器、功率MOS晶体管、第一电阻和第二电阻，其中，所述第一电阻和所述第二电阻串联于所述功率MOS晶体管的漏极与地之间，所述差分放大器的反相输入端连接于所述第一电阻和所述第二电阻之间，所述差分放大器的同相输入端输入参考电压，所述功率MOS晶体管的栅极与所述差分放大器的输出端连接，所述功率MOS晶体管的源极输入电源电压，所述功率MOS晶体管的漏极与所述第一电阻之间形成输出节点，所述输出节点与所述LDO电路的输出端连接。

4.根据权利要求3所述的CPLD逻辑单元阵列的供电结构，其特征在于，所述功率MOS晶体管包括N个子晶体管，每个所述子晶体管的漏极分别作为一个输出节点，每个输出节点分别用于对一行CPLD逻辑单元供电。

5.根据权利要求1所述的CPLD逻辑单元阵列的供电结构，其特征在于，两个所述LDO电路保持同步启动。

6.根据权利要求1所述的CPLD逻辑单元阵列的供电结构，其特征在于，还包括：参考电压生成电路和滤波电路，

所述参考电压生成电路，用于生成所述LDO电路的参考电压信号，所述参考电压信号分为两路，一路参考电压信号直接输入与所述参考电压生成电路距离较近的一个LDO电路，另一路参考电压信号经所述滤波电路处理后输入与所述参考电压生成电路距离较远的另一个LDO电路，所述滤波电路位于与所述参考电压生成电路距离较远的另一个LDO电路的入口处。