[发明专利]CPLD逻辑单元阵列的供电结构

说明书

本发明提供一种CPLD逻辑单元阵列的供电结构，包括：电源金属线网格以及两个LDO电路，两个所述LDO电路具有相同的电路结构和器件参数，其中，所述电源金属线网格与CPLD逻辑单元阵列具有相对应的分布结构，用于形成所述CPLD逻辑单元阵列的供电电流路径；两个所述LDO电路，用于提供所述CPLD逻辑单元阵列的工作电压，每个所述LDO电路的输出端分别连接至所述电源金属线网格的左右两侧中的一侧，以便从左右两侧同时对CPLD逻辑单元阵列进行供电。本发明能够克服CPLD逻辑单元阵列不同位置的供电电压分布不均匀的问题。

技术领域

本发明涉及CPLD技术领域，尤其涉及一种CPLD逻辑单元阵列的供电结构。

背景技术

CPLD是复杂可编程逻辑器件(Complex Programmable Logic Device)的简称，是一种可以根据需求自行设计功能的集成电路，在交换机、互联网通信领域具有广泛的应用前景。

CPLD内部的逻辑单元阵列呈网格状分布，相应的，CPLD内部的电源走线也呈网格状分布。目前，CPLD常用的供电方式是采用单个LDO电路对CPLD逻辑单元阵列供电，但是这种供电方式，在CPLD逻辑单元阵列的不同位置，供电电压会有比较大的差异，尤其是从供电入口到最远端，会产生非常大的压降，这种压降导致距离供电入口最远端的个别逻辑单元供电电压偏低，从而影响CPLD的性能。

发明内容

为解决上述问题，本发明提供一种CPLD逻辑单元阵列的供电结构，能够克服CPLD逻辑单元阵列不同位置的供电电压分布不均匀的问题。

本发明提供一种CPLD逻辑单元阵列的供电结构，包括：电源金属线网格以及两个LDO电路，两个所述LDO电路具有相同的电路结构和器件参数，其中，

所述电源金属线网格与CPLD逻辑单元阵列具有相对应的分布结构，用于形成所述CPLD逻辑单元阵列的供电电流路径；

两个所述LDO电路，用于提供所述CPLD逻辑单元阵列的工作电压，每个所述LDO电路的输出端分别连接至所述电源金属线网格的左右两侧中的一侧，以便从左右两侧同时对CPLD逻辑单元阵列进行供电。

可选地，所述LDO电路的平均输出电流大于CPLD逻辑单元阵列的最大工作电流，以使任意一个所述LDO电路足以满足CPLD逻辑单元阵列的供电需求。

可选地，所述LDO电路包括：差分放大器、功率MOS晶体管、第一电阻和第二电阻，其中，所述第一电阻和所述第二电阻串联于所述功率MOS晶体管的漏极与地之间，所述差分放大器的反相输入端连接于所述第一电阻和所述第二电阻之间，所述差分放大器的同相输入端输入参考电压，所述功率MOS晶体管的栅极与所述差分放大器的输出端连接，所述功率MOS晶体管的源极输入电源电压，所述功率MOS晶体管的漏极与所述第一电阻之间形成输出节点，所述输出节点与所述LDO电路的输出端连接。

可选地，所述功率MOS晶体管包括N个子晶体管，每个所述子晶体管的漏极分别作为一个输出节点，每个输出节点分别用于对一行CPLD逻辑单元供电。

可选地，两个所述LDO电路保持同步启动。

可选地，还包括：参考电压生成电路和滤波电路，

所述参考电压生成电路，用于生成所述LDO电路的参考电压信号，所述参考电压信号分为两路，一路参考电压信号直接输入与所述参考电压生成电路距离较近的一个LDO电路，另一路参考电压信号经所述滤波电路处理后输入与所述参考电压生成电路距离较远的另一个LDO电路，所述滤波电路位于与所述参考电压生成电路距离较远的另一个LDO电路的入口处。

本发明提供的CPLD逻辑单元阵列的供电结构，采用双LDO供电，相比较单LDO供电方案而言，其最低电压点在电源金属线网格的中间位置，这样可以大幅降低电源线的压降，各个网格点电压值也更加均匀。

附图说明