[发明专利]具有空气间隙的局部互连

说明书

提供了具有空气间隙的局部互连。一种集成电路包括包含绝缘介电体的基底。多个导线以间隔开的布置在所述基底上方垂直延伸，所述多个导线包括第一导线和与第一导线相邻的第二导线。空隙在第一与第二导线之间。绝缘材料盖体位于所述空隙上方并且限定所述空隙的上边界，使得所述空隙进一步位于所述基底与所述绝缘材料盖体之间。在一些实施例中，一个或多个通孔接触导线中的一个或多个的上端。

背景技术

集成电路典型地包括利用半导体材料的电子属性的各种电子部件或器件，所述半导体材料诸如硅（Si）、锗（Ge）、砷化镓（GaAs）和磷化铟（InP）。集成电路可以包括晶体管、电容器、二极管和其他器件。晶体管的一个示例是场效应晶体管（FET），其包括三个端子：栅极、源极和漏极。FET使用由栅极施加的电场来控制沟道的电导率，电荷载流子（例如，电子或空穴）通过所述沟道在源极与漏极之间流动。此外，金属氧化物半导体FET（MOSFET）包括在栅极与沟道之间的栅极介电体。MOSFET也可以称为金属-绝缘体-半导体FET（MISFETS）或绝缘栅FET（IGFET）。互补MOS（CMOS）结构使用p沟道MOSFET（PMOS）和n沟道MOSFET（NMOS）器件的组合来实现逻辑门和其他数字电路。举几个示例，FET可以用在存储器结构、功率应用和逻辑电路中。

FET的源极、漏极和栅极结构是在一些集成电路中进行电连接的示例位置。这些结构一般位于IC的器件层级，并且在也被称为前段制程（FEOL）处理的IC处理的第一阶段期间被处理。这些和其他结构可以电连接到例如电压供给、到另一个器件或者到金属化层中的信号总线，所述金属化层主要位于集成电路的不同层级中。例如，集成电路可以包括若干个金属化层，所述若干个金属化层垂直地位于器件层级上方，并且作为后段制程（BEOL）处理或IC制造的第二部分的部分而被制造。互连结构是用于在集成电路的不同层级中的结构之间进行电连接的一种方式，并且可以包括在金属化层内水平地延伸的导电材料。各种金属化层可以连接在一起和/或连接到具有导电通孔的器件，所述导电通孔垂直延伸通过集成电路的各种金属化层并且在所述各种金属化层之间延伸。

附图说明

图1图示了根据本公开实施例的集成电路的第一金属化层中互连结构的横截面视图，其中空隙位于相邻导线之间。

图2图示了根据本公开实施例的互连结构的横截面视图，该互连结构在不同材料的相邻导线之间具有空隙，其中空隙在其上端处利用介电膜来封闭。

图3图示了根据本公开实施例的互连结构的横截面视图，该互连结构在一些相邻导线之间具有空隙，并且在其他相邻导线之间具有间隔物材料。

图4图示了根据本公开实施例的互连结构的横截面视图，该互连结构在相邻导线之间具有空隙，其中空隙在其上端处被层间介电材料层封闭。

图5图示了根据本公开实施例的用于制造互连结构的方法的工艺流程。

图6A-6D图示了根据本公开的一些实施例的、根据图5的方法在各种处理阶段处互连结构的横截面视图。

图7图示了根据本公开的另一实施例的用于制造互连结构的方法的工艺流程。

图8A-8H图示了根据本公开的一些实施例的、根据图7的方法在各种处理阶段处互连结构的横截面视图。

图9图示了根据本公开的另一实施例的用于制造互连结构的方法的工艺流程。

图10A-10G图示了根据本公开的一些实施例的、根据图9的方法在各种处理阶段处互连结构的横截面视图。

图11图示了根据本公开实施例的示例计算系统，其具有实现本文中公开的互连结构的集成电路。