[发明专利]具有键合和共享逻辑电路的存储器阵列

说明书

集成电路存储器包括键合到存储器阵列的逻辑电路。例如，逻辑电路与存储器阵列分开地形成，且之后逻辑电路和存储器阵列被键合。逻辑电路便于存储器阵列的操作，并包括互补金属氧化物半导体(CMOS)逻辑部件，诸如字线驱动器、位线驱动器、存储器阵列的感测放大器。在示例中，代替键合到单个存储器阵列，逻辑电路键合到两个存储器阵列并由两个存储器阵列共享。例如，逻辑电路在两个存储器阵列之间。由于键合过程，形成键合界面层。因此，在这样的示例中，第一键合界面层在逻辑电路和第一存储器阵列之间，以及第二键合界面层在逻辑电路和第二存储器阵列之间。

背景技术

闪速存储器(诸如NAND闪速存储器)是非易失性存储介质。闪速存储器阵列通常耦合到便于存储器阵列的操作的逻辑电路。逻辑电路具有存储器阵列的部件，诸如字线驱动器、位线驱动器和感测放大器。逻辑电路例如包括互补金属氧化物半导体(CMOS)逻辑。用于形成存储器阵列的过程的热循环经常不利地影响逻辑电路。如将按照本公开内容认识到的并且依次解释的，存在与降低逻辑电路的复杂度、功率消耗和/或成本(例如，存储器的每位成本)以及避免在逻辑电路上的存储器阵列处理的热循环的不利影响相关联的许多重大问题。

附图说明

图1示出了根据一些实施方式的包括第一存储器阵列、第二存储器阵列和逻辑电路的集成存储器结构的横截面视图，其中，第一键合界面层在第一存储器阵列和逻辑电路之间，以及第二键合界面层在第二存储器阵列和逻辑电路之间。

图2A-2C示出了根据一些实施方式的使用熔融键合过程来键合存储器阵列和逻辑电路、从而在存储器阵列和逻辑电路之间形成键合界面层的示例过程。

图3A-B示出了根据一些实施方式的使用混合键合过程来键合存储器阵列和逻辑电路、从而在存储器阵列和逻辑电路之间形成键合界面层的示例过程。

图3C示出了根据一些实施方式的使用混合键合过程来键合存储器阵列和逻辑电路、从而形成键合界面层的示例过程，其中，混合键合涉及通孔到线键合。

图4示出了根据一些实施方式的包括第一存储器阵列、第二存储器阵列以及在第一和第二存储器阵列之间的逻辑电路的集成存储器结构的横截面视图，其中，逻辑电路分别借助于第一和第二键合界面层与第一和第二存储器阵列分离。

图5A、5B、5C、5D、5E和5F共同示出了根据一些实施方式的用于形成包括第一存储器阵列、第二存储器阵列以及插在第一和第二存储器阵列之间的逻辑电路的存储器结构的方法，其中，第一键合界面层在第一存储器阵列和逻辑电路之间，以及第二键合界面层在第二存储器阵列和逻辑电路之间。

图6示出了根据一些实施方式的包括存储器阵列和逻辑电路的存储器结构的横截面视图，其中。键合界面层插在存储器阵列和逻辑电路之间。

图7A、7B和7C共同示出了根据一些实施方式的用于形成包括存储器阵列和逻辑电路的存储器结构的方法，其中，键合界面层在存储器阵列和逻辑电路之间。

图8示出了根据一些实施方式的包括第一存储器阵列、第二存储器阵列和逻辑电路的存储器结构的横截面视图，其中，键合界面层插在第二存储器阵列和逻辑电路之间，而没有任何这样的键合界面层在第一存储器阵列和逻辑电路之间。

图9A、9B、9C和9D共同示出了根据一些实施方式的用于形成包括第一存储器阵列、第二存储器阵列和逻辑电路的存储器结构的方法，其中，键合界面层插在第二存储器阵列和逻辑电路之间，而没有任何这样的键合界面层在第一存储器阵列和逻辑电路之间。

图10示出了根据本公开内容的一个或多个实施方式的利用本文所公开的一个或多个集成存储器结构实现的示例计算系统。

具体实施方式