[发明专利]具有嵌入式GeSnB源极或漏极结构的全环栅集成电路结构在审
| 申请号： | 202010219953.2 | 申请日： | 2020-03-25 |
| 公开（公告）号： | CN111755517A | 公开（公告）日： | 2020-10-09 |
| 发明（设计）人： | C·邦伯格;A·默西;S·高斯;S·舒克赛 | 申请（专利权）人： | 英特尔公司 |
| 主分类号： | H01L29/78 | 分类号： | H01L29/78;H01L29/423;H01L29/10;H01L29/08;H01L27/088 |
| 代理公司： | 永新专利商标代理有限公司 72002 | 代理人： | 刘炳胜 |
| 地址： | 美国加*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 具有 嵌入式 gesnb 结构 全环栅 集成电路 | ||
1.一种集成电路结构，包括：
水平纳米线的垂直布置，所述水平纳米线的垂直布置在鳍状物上方，所述鳍状物包括第一半导体层上的缺陷修改层和所述缺陷修改层上的第二半导体层；
栅极堆叠体，所述栅极堆叠体围绕所述水平纳米线的垂直布置；
第一外延源极或漏极结构，所述第一外延源极或漏极结构在所述水平纳米线的垂直布置的第一端部处；以及
第二外延源极或漏极结构，所述第二外延源极或漏极结构在所述水平纳米线的垂直布置的第二端部处。
2.根据权利要求1所述的集成电路结构，其中，所述鳍状物包括体硅衬底的一部分，并且其中，所述第一半导体层是所述体硅衬底的所述部分内的区域。
3.根据权利要求1或2所述的集成电路结构，其中，所述第一外延源极或漏极结构和所述第二外延源极或漏极结构在所述第二半导体层上。
4.根据权利要求3所述的集成电路结构，其中，所述第一外延源极或漏极结构和所述第二外延源极或漏极结构在所述第二半导体层的凹陷部分上。
5.根据权利要求1或2所述的集成电路结构，其中，所述缺陷修改层包括其中具有损伤的硅层。
6.根据权利要求1或2所述的集成电路结构，其中，所述水平纳米线的垂直布置中的所述纳米线包括硅和锗。
7.根据权利要求1或2所述的集成电路结构，其中，所述第二半导体层包括硅和锗。
8.根据权利要求1或2所述的集成电路结构，其中，所述第一外延源极或漏极结构和所述第二外延源极或漏极结构包括锗、锡和硼。
9.根据权利要求1或2所述的集成电路结构，其中，所述第一外延源极或漏极结构和所述第二外延源极或漏极结构是非分立的第一外延源极或漏极结构和第二外延源极或漏极结构。
10.根据权利要求1或2所述的集成电路结构，其中，所述第一外延源极或漏极结构和所述第二外延源极或漏极结构是分立的第一延源极或漏极结构和第二外延源极或漏极结构。
11.根据权利要求1或2所述的集成电路结构，其中，所述第一外延源极或漏极结构和所述第二外延源极或漏极结构是压缩应力源极或漏极结构。
12.根据权利要求1或2所述的集成电路结构，其中，所述栅极堆叠体包括高k栅极电介质层和金属栅电极。
13.一种集成电路结构，包括：
水平硅锗纳米线的垂直布置，所述水平硅锗纳米线的垂直布置在鳍状物上方，所述鳍状物包括硅层上的富缺陷硅层和所述富缺陷硅层上的硅锗层；
栅极堆叠体，所述栅极堆叠体围绕所述水平硅锗纳米线的垂直布置；
第一硼掺杂的锗锡外延源极或漏极结构，所述第一硼掺杂的锗锡外延源极或漏极结构在所述水平硅锗纳米线的垂直布置的第一端部处；以及
第二硼掺杂的锗锡外延源极或漏极结构，所述第二硼掺杂的锗锡外延源极或漏极结构在所述水平硅锗纳米线的垂直布置的第二端部处。
14.根据权利要求13所述的集成电路结构，其中，所述鳍状物包括体硅衬底的一部分，并且其中，所述硅层是所述体硅衬底的所述部分内的区域。
15.根据权利要求13或14所述的集成电路结构，其中，所述第一硼掺杂的锗锡外延源极或漏极结构和所述第二硼掺杂的锗锡外延源极或漏极结构在所述硅锗层的凹陷部分上。
16.根据权利要求13或14所述的集成电路结构，其中，所述水平硅锗纳米线的垂直布置中的纳米线具有比所述硅锗层更高的锗浓度。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于英特尔公司，未经英特尔公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/202010219953.2/1.html，转载请声明来源钻瓜专利网。
- 上一篇：集电体、相关联的组件和储存装置
- 下一篇：液晶面板的制造方法以及液晶面板
- 同类专利
- 专利分类
