[发明专利]一种硅铝硅键合片的台面二极管及其制备方法

说明书

本发明的主要目的为提供一种多层结构基片的台面肖特基势垒二极管及其制备方法，此方法采用硅‑铝‑硅键合的单晶片替代成本高的外延片，降低成本。全制造过程采用低温工艺，采用台面终端保护，用聚酰亚胺来保护台面，即达到高压效果，又减少了材料成本。本发明可得到低成本的肖特基势垒二极管，与传统二极管结构相比，本发明二极管成本更低，应用范围更为广泛。

技术领域

本发明属于二极管及其制备的技术领域，特别是涉及一种不用外延低成本台面终端保护型低漏电的肖特基势垒二极管及其制备方法。

背景技术

肖特基势垒二极管(Schottky Barrier Diode,SBD)广泛用于直流-直流转换器(DC-DC converter)、电压调节器(Voltage RegulatorModule VRM)、电信传输/伺服器(Telecom/Server)、交流电源适配器(Adaptor)及充电器(Charger)等。说明书附图1为标准平面型肖特基势垒二极管的结构示意图，如图1所示，该肖特基势垒二极管的制备方法是在硅外延片上高温生长SiO2，然后光刻腐蚀保护环，再注入如硼离子后，高温扩散形成保护环，再光刻腐蚀接触孔，淀积势垒金属，或形成金属硅化物形成势垒层，在其上生长接触金属，再光刻腐蚀金属，作为引线。另外一种采用纯台面工艺制作的肖特基二极管，如授权公告号CN203445132U《一种制程简化的肖特基器件》是在外延片上采用了纯台面的方案，上涂覆低温固化的有机绝缘材料，如图2所示。

在所有这些制造过程中，所用的材料硅片都是在高浓度的衬底片上通过外延的方法直接生长低浓度的外延层，以N型硅片为例为N-/N+结构。衬底片起支撑作用，高浓度N+保证低的导通电阻，低浓度N-层是根据器件的电压和压降来决定的外延层厚度和电阻率。但外延片的成本高，占所有材料成本的70％以上。

发明内容

为了降低外延生长成本，本发明采用单晶片键合方式，形成Si-Al-Si(硅-铝-硅)硅片结构，并在芯片制作过程中采用低温台面终端保护工艺，形成了一种新的肖特基器件结构。

本发明的肖特基势垒二极管，该二极管的结构为：以N+型半导体单晶片为衬底片，中间烧结铝层，上面烧结N-型半导体单晶片，减薄抛光，形成基片。在抛光面溅射金属势垒和形成正面电极，边缘腐蚀台面，并固化聚酰亚胺。衬底背面淀积背面电极。如图3.

硅-铝-硅基片是，采用蒸发或溅射的方法在欲键合的两硅片上生长合金用铝层，或将铝箔放在两硅片间，使用夹具对准，施加一定压力，在真空中加热到一定温度，硅片和铝之间通过合金熔解以及再凝固结合在一起。硅与铝的合金温度为577℃，当低于这个温度时，硅和铝不发生作用；当温度升高到共晶温度577℃时，在交界面上，铝原子与硅原子相互扩散，并在交界面处形成11.3％的硅原子和88.7％的铝原子组成的熔液；随着时间的增加和温度的升高，熔液和固体硅的界面逐渐向硅片内延伸，恒温一段时间后，合金熔液中的硅原子将达到饱和；之后缓慢降温，硅原子在熔液中的溶解度将下降，多余的硅原子逐渐从熔液中析出，形成硅原子的再结晶层而将硅片与硅片键合在一起。

直接外延生长的N-/N+型硅基片在N-和N+层有一个过渡区，会导致正向导通压降增加，而硅-铝-硅基片不存在过渡区，如图4所示，曲线1为直接外延生长的N-/N+型硅基片浓度分布，曲线2为硅-铝-硅基片降低了正向压降。

硅-铝-硅基片的衬底片可采用更低成本的高浓度低纯度单晶硅，只起支撑和导通作用，更降低了成本。减薄抛光根据所涉及器件的电压来决定芯片层的厚度。

本发明的器件结构必须是后期制作都是在低温条件下，所有步骤不能超过577℃。因此，不能使用高温工艺，如氧化、扩散等，本发明结构为台面和聚酰亚胺固化保护，在基片完成后，整个管芯制作过程都低于570℃。