[发明专利]一种多处理器片上系统MPSOC的上电控制电路

权利要求书

1.一种多处理器片上系统MPSOC的上电控制电路，其特征在于，所述上电控制电路包括：延时控制子电路和电压积分控制子电路；

所述延时控制子电路包括：或门、与门和两个时序控制芯片；所述两个时序控制芯片分别为第一时序控制芯片和第二时序控制芯片；

所述时序控制芯片具有使能信号输入端、第一输出端、第二输出端和第三输出端；

所述或门的第一输入端接入使能输入信号，所述或门的第二输入端与所述第二时序控制芯片的第一输出端连接，所述或门的输出端与所述第一时序控制芯片的使能信号输入端连接；

所述与门的第一输入端接入所述使能输入信号，所述与门的第二输入端与所述第一时序控制芯片的第三输出端连接，所述与门的输出端与所述第二时序控制芯片的使能信号输入端连接；

当对所述MPSOC上电时，所述使能输入信号由第一电平转为第二电平，所述或门的输出信号由第一电平翻转为第二电平，所述第一时序控制芯片的第一输出端、第二输出端、第三输出端的端口输出信号依次在延时多个预设时钟周期后，由第一电平翻转为第二电平；

所述与门的输出信号根据所述第一时序控制芯片的第三输出端的端口输出信号的信号翻转，从第一电平翻转为第二电平；所述第二时序控制芯片的第一输出端、第二输出端、第三输出端的端口输出信号依次在延时多个预设时钟周期后，由第一电平翻转为第二电平；

所述电压积分控制子电路包括：电压积分电路和电压判断延迟芯片；

所述电压判断延迟芯片的信号输入端连接所述第二时序控制芯片的第三输出端，所述电压判断延迟芯片的电压积分信号端口连接所述电压积分电路，所述电压判断延迟芯片的输出端连接所述MPSOC的上电信号输入端；其中，所述电压积分电路在所述第二时序控制芯片的第三输出端的端口输出信号由第一电平翻转为第二电平时，开始进行电压积分；当积分电压达到设定电压阈值时，所述电压判断延迟芯片的输出端输出用以使MPSOC上电的有效第二电平信号。

2.根据权利要求1所述的一种多处理器片上系统MPSOC的上电控制电路，其特征在于，所述MPSOC包括对应不同电源时序输入要求的多个输入端口组；

每个所述输入端口组与所述第一时序控制芯片或第二时序控制芯片的第一输出端、第二输出端、第三输出端中的一个输出端相接。

3.根据权利要求1所述的一种多处理器片上系统MPSOC的上电控制电路，其特征在于，所述上电控制电路还包括使能输入信号发生子电路；所述使能输入信号发生子电路包括第一电阻和第一电容器；

所述第一电阻的第一端连接供电电压VCC，所述第一电阻的第二端与所述第一电容器的第一端连接，所述第一电容器的第二端接地；所述第一电阻的第二端还连接所述或门的第一输入端和所述与门的第一输入端，用于输出所述使能输入信号。

4.根据权利要求1所述的一种多处理器片上系统MPSOC的上电控制电路，其特征在于，所述电压积分电路具体为第二电容器；

所述第二电容器的一端接地，另一端连接所述电压判断延迟芯片的电压积分信号端口。

5.根据权利要求4所述的一种多处理器片上系统MPSOC的上电控制电路，其特征在于，所述第二电容器的充电时间大于6倍的所述多个预设时钟周期。

6.根据权利要求1所述的一种多处理器片上系统MPSOC的上电控制电路，其特征在于，所述延时控制子电路还包括上拉电阻和下拉电阻；

所述第一输出端、第二输出端、第三输出端分别连接有所述上拉电阻和下拉电阻。

7.根据权利要求1所述的一种多处理器片上系统MPSOC的上电控制电路，其特征在于，所述电压判断延迟芯片的输出端还接有上拉电阻。

8.根据权利要求1所述的一种多处理器片上系统MPSOC的上电控制电路，其特征在于，所述第一时序控制芯片和所述第二时序控制芯片为LM3880；所述电压判断延迟芯片为TPS3890。