[发明专利]一种多处理器片上系统MPSOC的上电控制电路

说明书

本发明涉及一种多处理器片上系统MPSOC的上电控制电路，包括：延时控制子电路和电压积分控制子电路；当对MPSOC上电时，使能输入信号由第一电平转为第二电平，或门的输出信号由第一电平翻转为第二电平，第一时序控制芯片的第一输出端、第二输出端、第三输出端的端口输出信号依次在延时多个预设时钟周期后，由第一电平翻转为第二电平；与门的输出信号根据第一时序控制芯片的第三输出端的端口输出信号的信号翻转，从第一电平翻转为第二电平；第二时序控制芯片的第一输出端、第二输出端、第三输出端的端口输出信号依次在延时多个预设时钟周期后，由第一电平翻转为第二电平；电压积分电路的积分电压达到设定电压阈值时，电压判断延迟芯片输出第二电平信号。

技术领域

本发明涉及电子技术领域，尤其涉及一种多处理器片上系统MPSOC的上电控制电路。

背景技术

随着电子技术的发展，传统的处理器已经不能对日益增加的数据快速处理，现今研发的多处理器片上系统(Multi Processor System on Chip，MPSOC)可以实现，但多处理器片上系统MPSOC的上电时序有要求。

上电时序不正确会导致芯片无法正常工作，甚至烧毁。上电启动过程，是电源失效率较高的阶段，对电子产品的质量以及可靠性都有较大的影响。例如，在发光二极管(LightEmitting Diode，LED)显示屏中，同时对显示屏的各个上电模块进行上电，容易导致上电模块的冲击电流过大，显示屏黑屏，从而影响产品的可靠性。

目前，上电时序控制方法主要有以下几种：(1)采用电源芯片的PG引脚进行级联控制。虽然成本低，但是无法控制定时，而且PG引脚的延迟时间根据芯片的工艺相关，不可控。(2)采用复杂可编程逻辑器件(Complex Programmable Logic Device，CPLD)进行控制。可以通过程序来输出不同的延迟，延迟控制比较准确，但是不能判断每一路电源是否正常输出，也不能检测到每一路电源的输出时间。(3)采用单片机进行控制。利用引脚采集每一个电源的输出电压，当输出电压满足指标之后，通过程序控制延迟多久后再给后一级供电使能，但这种方案会添加时钟，电源芯片及烧录接口，电路结构相对复杂。(4)采用时序芯片进行控制。输出电路数量有限，不能检测每一路电源输出是否正常。

发明内容

本发明的目的是针对现有技术的缺陷，提供一种多处理器片上系统MPSOC的上电控制电路，通过时序控制芯片级联和门电路组成时序电路，使得多处理器片上系统MPSOC正常上电工作。

为实现上述目的，本发明提供了一种多处理器片上系统MPSOC的上电控制电路，所述上电控制电路包括：延时控制子电路和电压积分控制子电路；

所述延时控制子电路包括：或门、与门和两个时序控制芯片；所述两个时序控制芯片分别为第一时序控制芯片和第二时序控制芯片；

所述时序控制芯片具有使能信号输入端、第一输出端、第二输出端和第三输出端；

所述或门的第一输入端接入使能输入信号，所述或门的第二输入端与所述第二时序控制芯片的第一输出端连接，所述或门的输出端与所述第一时序控制芯片的使能信号输入端连接；

所述与门的第一输入端接入所述使能输入信号，所述与门的第二输入端与所述第一时序控制芯片的第三输出端连接，所述与门的输出端与所述第二时序控制芯片的使能信号输入端连接；

当对所述MPSOC上电时，所述使能输入信号由第一电平转为第二电平，所述或门的输出信号由第一电平翻转为第二电平，所述第一时序控制芯片的第一输出端、第二输出端、第三输出端的端口输出信号依次在延时多个预设时钟周期后，由第一电平翻转为第二电平；

所述与门的输出信号根据所述第一时序控制芯片的第三输出端的端口输出信号的信号翻转，从第一电平翻转为第二电平；所述第二时序控制芯片的第一输出端、第二输出端、第三输出端的端口输出信号依次在延时多个预设时钟周期后，由第一电平翻转为第二电平；