[发明专利]一种高压PMOS驱动电路

权利要求书

1.一种高压PMOS驱动电路，包括脉冲式电位平移电路、锁存器、缓冲器，其特征在于：还包括钳位器，脉冲式电位平移电路接收低端逻辑信号，产生高端电压差信号并传输给锁存器；锁存器将高端电压差信号转换为高端逻辑电平，并且通过正反馈锁定该高端逻辑电平电压；缓冲器接收锁存器提供的高端逻辑电平，产生高端驱动电压作为高压PMOS驱动电路的输出，控制高压PMOS管的开通和关断；钳位器的输出端为锁存器和缓冲器的提供负端电压，使锁存器和缓冲器工作在安全区。

2.一种高压PMOS驱动电路，包括缓冲器，其特征在于：还包括双层式电位平移电路和钳位器，双层式电位平移电路接收低端逻辑信号和钳位器提供的偏置电压，输出高端逻辑电平给缓冲器，缓冲器产生高端驱动电压作为高压PMOS驱动电路的输出，控制高压PMOS管的开通和关断；钳位器的输出端为缓冲器提供负端电压，使缓冲器工作在安全区，并且钳位器为双层式电位平移电路提供偏置电压。

3.根据权利要求1或2所述的一种高压PMOS驱动电路，其特征在于：所述的钳位器包括PMOS钳位管和偏置电压产生电路，偏置电压产生电路的输出端输出偏置电压给PMOS钳位管的栅极，PMOS钳位管的源极作为钳位器的输出端，PMOS钳位管的漏极接地。

4.根据权利要求3所述的一种高压PMOS驱动电路，其特征在于：所述的偏置电压产生电路包括齐纳管(D0)和第一电阻(R0)，齐纳管(D0)的阴极连接输入电源正端，齐纳管(D0)的阳极连接第一电阻(R0)的一端，第一电阻(R0)的另一端与输入电源负端连接，齐纳管(D0)和第一电阻(R0)的串联节点作为偏置电压产生电路的输出端。

5.根据权利要求3所述的一种高压PMOS驱动电路，其特征在于：所述的偏置电压产生电路包括第二电阻(R1)、第三电阻(R2)和第一三极管(Q1)，第三电阻(R2)的一端连接输入电源正端，第三电阻(R2)的另一端连接第一三极管(Q1)的集电极，第一三极管(Q1)的发射极连接第二电阻(R1)的一端，第二电阻(R1)的另一端与输入电源负端连接；第一三极管(Q1)的基极连接参考电压Vref；第三电阻(R2)与第一三极管(Q1)的集电极的连接点作为偏置电压产生电路的输出端。

6.根据权利要求5所述的一种高压PMOS驱动电路，其特征在于：所述的偏置电压产生电路包括电压比较器，参考电压Vref连接到电压比较器的正输入端，电压比较器的负输入端连接第一三极管(Q1)的发射极，电压比较器的输出端连接第一三极管(Q1)的基极。

7.根据权利要求2所述的一种高压PMOS驱动电路，其特征在于：所述的双层式电位平移电路包括第一PMOS负载晶体管(PM1)、第二PMOS负载晶体管(PM2)、第一PMOS钳位晶体管(PMA_clamp)、第二PMOS钳位晶体管(PMB_clamp)、第一NMOS控制晶体管(NM1)、第二NMOS控制晶体管(NM2)、第一非门(Not6)，第一PMOS负载晶体管(PM1)的漏极、第二PMOS负载晶体管(PM2)的栅极、第一PMOS钳位晶体管(PMA_clamp)的源极连接；第二PMOS负载晶体管(PM2)的漏极、第一PMOS负载晶体管的栅极(PM1)、第二PMOS钳位晶体管(PMB_clamp)的源极连接；第一PMOS钳位晶体管(PMA_clamp)的漏极与第一NMOS控制晶体管(NM1)的漏极连接；第二PMOS钳位晶体管(PMB_clamp)的漏极与第二NMOS控制晶体管(NM2)的漏极连接；第一NMOS控制晶体管(NM1)的源极和第二NMOS控制晶体管(NM2)的源极输入电源负端，第一NMOS控制晶体管(NM1)的栅极通过第一非门(Not6)连接第二NMOS控制晶体管(NM2)的栅极；第一PMOS负载晶体管(PM1)的源极和第二PMOS负载晶体管(PM2)的源极连接输入电源正端；第二PMOS负载晶体管(PM2)的漏极作为所述的双层式电位平移电路的输出端。