[发明专利]一种高压PMOS驱动电路

说明书

本发明公开一种高压PMOS驱动电路，包括双层式电位平移电路、钳位器和缓冲器，双层式电位平移电路接收低端逻辑信号和钳位器提供的偏置电压，输出高端逻辑电平给缓冲器，缓冲器产生高端驱动电压作为高压PMOS驱动电路的输出，控制高压PMOS管的开通和关断；钳位器的输出端为缓冲器提供负端电压，使缓冲器工作在安全区，并且钳位器为双层式电位平移电路提供偏置电压。在不需要外接电容的情况下，把负载元件、锁存器、缓冲器的电压都控制在安全工作范围，集成度高，成本低。在双层式电位平移电路中的负载元件上产生的电压差是稳定的、可靠的，不易被干扰，可以省去传统技术上所需的锁存器，从而节约成本。

技术领域

本发明涉及集成电路领域的MOS管驱动电路，特别涉及一种高压PMOS驱动电路。

背景技术

这些年随着高压BCD工艺的进一步的发展，除了普及已久的低内阻高压NMOS器件外，越来越多的高压半导体工艺还设计了低内阻的高压PMOS器件，利用此关键器件可以设计一些更有竞争力的小功率开关电源芯片，外围更简单。例如，利用常规工艺，只能设计出如图1所示的高压输入降压Buck开关电源，由于NMOS驱动电压必须比输入电压还高，这种Buck需要在端口SW与BS之间外挂自举电容C_BS来为高压自举电路供电，若半导体工艺具有低内阻PMOS管，可代替原来的NMOS管，可能不再需要自举电容。再如图2，美信公司的芯片MAX256是一款输入5V的全桥控制器，变压器原边仅需要一个绕组，拓扑结构简单，变压器容易设计。但是若想获得30V甚至更高耐压的全桥芯片，必须要高压低内阻PMOS管，不然，需选择如TI公司SN6505这样的适用于推挽拓扑结构的控制器，因为推挽仅需要高压NMOS便可实现，如图3所示。推挽变压器原边需要两个绕组，输入电压越高，变压器绕组的圈数越多，全桥拓扑对推挽拓扑的优势就越明显。所以，在小功率电源中，高压低内阻的PMOS管可设计性能更优的产品。

然而，如何设计简单、可靠的高压PMOS管驱动电压是一大难题，因为低内阻的高压PMOS只是源极和漏极之间耐压可以达到数十伏，甚至更高，栅极和源极之间却不能耐高压，一般在十几伏，为保证PMOS管的寿命，驱动电压需要控制在6V以内。作为功率开关使用的PMOS，面积较大而具有较大的门极电容，那么驱动电路需要较大的驱动电流才能满足开关速度，同时开通时需要控制栅源电压大约等于5V。如果允许外加电容来实现，自然是容易的，如图4所示，粗实线框内是芯片内的电路，连接在引脚VIN和VCAP之间的电容Cext是所说的外挂电容，需要额外的芯片引脚VCAP来连接该电容的负极端。设计线性稳压器LDO，在外挂电容上容易产生5V的电压，由于外挂电容的容量较大，也可提供较大的瞬态驱动电流。

图4所示的传统驱动电路的结构包括：脉冲发生电路、脉冲式电位平移电路、锁存器、缓冲器四个部分。脉冲发生电路的作用是分别在低端逻辑信号Lin的上升沿和下降沿处各产生一个高电平脉冲；脉冲式电位平移电路包括控制元件NM1、NM2，负载元件PM1和PM2，钳位二极管D1和D2，控制元件和负载元件分别采用N沟道和P沟道MOS管，在BCD半导体工艺中也可相应地采用NPN三极管和PNP三极管；锁存器由非门Not1、Not2、正反馈电阻Rf组成；缓冲器由一组驱动能力逐级放大的非门组成，作用是将锁存器输出的高端逻辑电平放大后作为驱动电路的输出，用以驱动高压PMOS管。这里的低端逻辑电平中的低端是指逻辑电平相对于电源负端而言，如果NM1和NM2的驱动电压是5V，那么逻辑低电平的电压等于电源负端的电压0V，逻辑高电平的电压是5V；反之，高端逻辑电平中的高端是指逻辑电平相对于电源正端VIN而言，如果高压PMOS管驱动电压差是5V，那么逻辑低电平的电压是VIN-5V，逻辑高电平的电压等于电源正端的电压VIN。