[发明专利]三维存储器件的混和键合触点结构

权利要求书

1.一种三维(3D)NAND存储器件，包括：

设置在第一衬底上的交替堆叠层，所述交替堆叠层包括：

包括介电质交替堆叠的第一区域，所述介电质交替堆叠包括多个介电质层对，以及

包括导体/介电质交替堆叠的第二区域，所述导体/介电质交替堆叠包括多个导体/介电质层对；

阻隔结构，其垂直延伸穿过所述交替堆叠层以将所述第一区域与所述第二区域横向分离，

多个狭缝结构，每个所述狭缝结构垂直延伸穿过所述导体/介电质交替堆叠并且横向地沿着字线方向延伸，以将所述导体/介电质交替堆叠分隔成多个指状存储区；

在与所述字线方向不同的位线方向上被夹设在两个相邻的阻隔结构之间的至少一个狭缝结构包括间隙，并且所述至少一个狭缝结构被配置为将所述多个指状存储区中的相邻的指状存储区的字线互连；

所述第一区域中的多个贯穿阵列触点(TAC)，每个贯穿阵列触点垂直延伸穿过所述介电质交替堆叠；

与所述多个贯穿阵列触点相接触的阵列互连层；

在第二衬底上形成的外围电路；以及

所述外围电路上的外围互连层。

2.根据权利要求1所述的存储器件，其中，所述阵列互连层是键合到所述外围互连层上的，使得所述外围电路是与所述多个贯穿阵列触点中的至少一个贯穿阵列触点电连接的。

3.根据权利要求1所述的存储器件，其中，所述阵列互连层是设置在所述交替堆叠层上、在所述交替堆叠层与所述第一衬底相对的一端上的。

4.根据权利要求1所述的存储器件，其中，所述阵列互连层是设置在所述第一衬底的与所述交替堆叠层相对的表面上的。

5.根据权利要求4所述的存储器件，其中：

所述阵列互连层包括嵌入在第一介电质层中的至少一个第一互连结构；

所述外围互连层包括嵌入在第二介电质层中的至少一个第二互连结构；以及

所述外围电路是经由所述至少一个第一互连结构以及所述至少一个第二互连结构来与所述多个贯穿阵列触点中的所述至少一个贯穿阵列触点电连接的。

6.根据权利要求5所述的存储器件，其中，所述阻隔结构包括氧化硅和氮化硅。

7.根据权利要求5所述的存储器件，其中，所述多个介电质层对中的每个介电质层对包括氧化硅层和氮化硅层，并且所述多个导体/介电质层对中的每个导体/介电质层对包括金属层和氧化硅层。

8.根据权利要求5所述的存储器件，其中：

所述多个介电质层对的数量至少是32；以及

所述多个导体/介电质层对的数量至少是32。

9.根据权利要求1所述的存储器件，其中：

所述阻隔结构横向地沿着所述字线方向延伸；以及

所述第一区域被所述阻隔结构与所述第二区域分离，并且被夹设在两个相邻的狭缝结构之间。

10.根据权利要求1所述的存储器件，其中：

所述阻隔结构横向地沿着所述位线方向延伸，以横向地将所述第一区域与所述第二区域分离。

11.根据权利要求10所述的存储器件，其中：

所述位线方向是垂直于所述字线方向的。

12.根据权利要求10或11中的任一项所述的存储器件，其中：

所述第一区域被所述阻隔结构围绕的在所述位线方向上的宽度大于两个相邻的狭缝结构之间的距离。

13.根据权利要求10所述的存储器件，其中：

被所述阻隔结构围绕的所述第一区域在所述字线方向上被夹设在两个顶部选择栅阶梯区域之间。