[发明专利]三维存储器件的混和键合触点结构

说明书

公开了3D存储器件的贯穿阵列触点结构及其制造方法的实施例。存储器件包括设置于第一衬底上的交替堆叠层。交替堆叠层包括第一区域与第二区域，所述第一区域包括介电质交替堆叠，所述第二区域包括导体/介电质交替堆叠。存储器件还包括：垂直延伸穿过交替堆叠层以将第一区域与第二区域横向分离的阻隔结构；位于第一区域中的多个贯穿阵列触点，每个贯穿阵列触点垂直延伸穿过介电质交替堆叠；与贯穿阵列触点相接触的阵列互连层；在第二衬底上形成的外围电路以及在外围电路上形成的外围连接层。阵列互连层键合到外围互连层上，使得外围电路与至少一个贯穿阵列触点电连接。

本申请是申请日为2018年03月02日，发明名称为“三维存储器件的混和键合触点结构”，申请号为201880005434.7的专利申请的分案申请。

相关申请的交叉引用

本申请要求于2017年3月8日递交的中国专利申请No.201710135655.3的优先权，以引用方式将该申请的全部内容并入本文。

技术领域

本公开的实施例关于一种三维(3D)存储器件以及其制造方法。

背景技术

通过改良工艺技术、电路设计、程序算法与制造工艺，平面存储单元被缩小到更小的尺寸。然而，随着存储单元的特征尺寸接近下限，平面工艺与制造技术会变得有挑战性并具有高成本。结果，使得平面存储单元的存储器密度接近上限。

3D存储器架构可以解决平面存储单元的密度限制。3D存储器架构包括存储器阵列以及用于控制去往和来自存储器阵列的信号的外围器件。

发明内容

本文公开3D存储器件的贯穿阵列触点(TAC)结构及其制造方法的实施例。

所公开的三维(3D)NAND存储器件包括设置于第一衬底上的交替堆叠层。交替堆叠层包括第一区域与第二区域，所述第一区域包括介电质交替堆叠，所述介电质交替堆叠包括多个介电质层对，所述第二区域包括导体/介电质交替堆叠，所述导体/介电质交替堆叠包括多个导体/介电质层对。3D NAND存储器件还包括：垂直延伸穿过交替堆叠层以将第一区域与第二区域横向分离的阻隔结构；与第一区域相接触的多个贯穿阵列触点，每个贯穿阵列触点垂直延伸穿过介电质交替堆叠；与多个贯穿阵列触点相接触的阵列互连层；在第二衬底上形成的外围电路以及在外围电路上形成的外围连接层。阵列互连层键合到外围互连层上，使得外围电路与多个贯穿阵列触点中的至少一个贯穿阵列触点电连接。

在一些实施例中，阵列互连层是设置在交替堆叠层上、在交替堆叠层与第一衬底相对的一端上的。在一些其它实施例中，阵列互连层是设置在第一衬底的与交替堆叠层相对的表面上的。

阵列互连层包括嵌入在第一介电质层中的至少一个第一互连结构。外围互连层包括嵌入在第二介电质层中的至少一个第二互连结构。外围电路是经由至少一个第一互连结构以及至少一个第二互连结构来与多个贯穿阵列触点中的至少一个贯穿阵列触点电连接的。

阻隔结构包括氧化硅和氮化硅。多个介电质层对中的每个介电质层对包括氧化硅层和氮化硅层，并且多个导体/介电质层对中的每个导体/介电质层对包括金属层和氧化硅层。多个介电质层对的数量至少是32，以及多个导体/介电质层对的数量至少是32。

3D NAND存储器件还包括多个狭缝结构，每个所述狭缝结构垂直延伸穿过导体/介电质交替堆叠并且横向地沿着字线方向延伸，以将导体/介电质交替堆叠分隔成多个指状存储区(memory finger)。

在一些实施例中，阻隔结构横向地沿着字线方向延伸。第一区域被阻隔结构与第二区域分离，并且被夹设在两个相邻的狭缝结构之间。

在一些实施例中，阻隔结构横向地沿着与字线方向不同的位线方向延伸，以横向地将第一区域与第二区域分离。位线方向可以是垂直于字线方向的。