[发明专利]用于非易失性存储器的编程验证技术

权利要求书

1.一种非易失性存储设备，包括：

存储阵列，其包括存储器单元串；

用于进行以下各项的逻辑：

向一串的字线施加电压以执行编程验证；以及

使被施加到在所选字线与所述串的至少一个端部之间的两个或更多个字线的电压一次一个地斜降。

2.根据权利要求1所述的非易失性存储设备，其中：

所述串的所述至少一个端部包括所述串的源极或漏极。

3.根据权利要求1所述的非易失性存储设备，其中：

所述存储阵列包括3D NAND阵列；

所述串包括3D NAND串；并且

所述串的所述至少一个端部包括选择栅极源极（SGS）或选择栅极漏极（SGD）。

4.根据权利要求1所述的非易失性存储设备，其中：

将一次一个地斜降的所述两个或更多个字线包括近邻所选字线的字线。

5.根据权利要求1所述的非易失性存储设备，其中所述用于使电压斜降的逻辑用于：

使被施加到所述两个或更多个字线的电压一次一个地并且在从所述串的至少一个端部至所选字线的方向上顺序地斜降。

6.根据权利要求1所述的非易失性存储设备，其中所述逻辑用于：

在被施加到所述两个或更多个字线的电压的斜降之后，使被施加到所述串上的两个或更多个其余字线的电压一次一个地并且从所选字线朝向所述串的另一端部顺序地斜降。

7.根据权利要求1所述的非易失性存储设备，其中所述逻辑用于：

在被施加到所述两个或更多个字线的电压的斜降之后，使被施加到所述串上的其余字线的电压同时斜降。

8.根据权利要求1所述的非易失性存储设备，其中所述用于使电压斜降的逻辑用于：

使被施加到所述两个或更多个字线的电压一次一个地并且在从所述串的源极到漏极的方向上顺序地斜降。

9.根据权利要求1所述的非易失性存储设备，其中所述用于使电压斜降的逻辑用于：

使被施加到所述两个或更多个字线的电压一次一个地并且在从所述串的漏极到源极的方向上顺序地斜降。

10.根据权利要求1所述的非易失性存储设备，进一步包括：

模式寄存器，其用于存储一值，所述值用于指示将一次一个地斜降的字线的数目。

11.根据权利要求1所述的非易失性存储设备，进一步包括：

模式寄存器，其用于存储一值，所述值用于指示在使字线一次一个地斜降之间的时间延迟。

12.根据权利要求1所述的非易失性存储设备，其中：

所述非易失性存储设备包括固态驱动器（SSD）。

13.一种三维（3D）NAND管芯，包括：

3D NAND阵列，其包括存储器单元的NAND串；

用于进行以下各项的逻辑：

向一串的字线施加电压以执行编程验证；以及

使被施加到在所选字线与所述串的至少一个端部之间的两个或更多个字线的电压一次一个地斜降。

14.根据权利要求13所述的3D NAND管芯，其中：

将一次一个地斜降的所述两个或更多个字线包括近邻所选字线的字线。

15.根据权利要求13所述的3D NAND管芯，其中：

所述串的端部包括选择栅极源极（SGS）和选择栅极漏极（SGD）。