[发明专利]用于非易失性存储器的编程验证技术

说明书

用于非易失性存储器的编程验证技术。描述了一种用于针对非易失性存储器的读取或编程验证（PV）操作的技术。在一个示例中，在编程验证操作的结束时（例如在编程验证恢复阶段期间），所选字线近旁的多个字线一次一个地斜降。使所选字线近旁的字线一次一个地斜降可以显著减少沟道中的所捕获的电荷，从而使能实现较低的编程扰乱率以及经改进的阈值电压分布。在一个示例中，使所选字线近旁的字线斜降的相同技术可以被应用到读取操作。

技术领域

说明书一般地涉及非易失性存储介质，诸如NAND闪速存储器。

背景技术

诸如NAND闪速存储器之类的闪速存储装置是非易失性存储介质。非易失性存储装置是指即使中断给设备的电力也具有确定的状态的存储装置。三维（3D）NAND闪速存储器是指NAND闪速存储器，在所述NAND闪速存储器中，NAND串可以被垂直地构建，使得该串的场效应晶体管（FET）被堆叠在彼此的顶上。3D NAND和其它3D架构部分地由于相对于二维（2D）架构能够实现的显著更高的位密度而是有吸引力的。因而，闪速存储装置越来越多地跨移动、客户端和企业区段而被使用。除了高的位密度之外，诸如低误差率之类的其它度量在存储技术中也是合期望的。

附图说明

以下描述包括对各图的讨论，其具有作为本发明实施例的实现示例而给出的说明。附图应当作为示例、而不是作为限制来被理解。如本文中使用的，对一个或多个“实施例”或“示例”的提及要被理解为对被包括在本发明的至少一个实现方式中的特定特征、结构和/或特性进行描述。因而，出现在本文中的诸如“在一个实施例中”或“在一个示例中”的短语描述本发明的各种实施例和实现方式，并且不一定全部指代相同的实施例。然而，它们也不一定相互排斥。

图1描绘了其中可以实现编程验证技术的NAND闪速存储器阵列的示例部分。

图2图示了针对NAND闪存单元的阈值电压分布的示例。

图3描绘了示例系统。

图4A图示了其中所有字线的电压同时斜降的示例波形。

图4B图示了其中过量电荷被捕获在沟道中的3D NAND串的横截面的示例。

图5A图示了其中字线逐一斜降的波形的示例。

图5B图示了其中字线一次一个地斜降的3D NAND串的横截面。

图6是执行验证或读取操作的方法的示例的流程图。

图7提供了其中可以实现编程验证恢复技术的计算系统的示例性描绘。

随后有对某些细节和实现方式的描述，包括对各图的描述，以及讨论本文中提出的发明概念的其它潜在实施例或实现方式，所述各图可以描绘下述实施例中的一些或全部。

具体实施方式

在本文中描述用于非易失性存储器的编程验证技术。

在常规的3D NAND设备中，在编程验证操作的结束，被施加到所有字线的电压同时斜降。立刻关停所有字线可导致一些不合期望的后果，诸如电子被捕获在沟道中。电子被捕获在沟道中可导致在后续编程操作中的不想要的热电子注入，其不利地影响管芯操作。例如，不想要的电子注入可导致编程扰乱，编程扰乱可导致不同级别的阈值电压分布中的重叠。

相比之下，在一个示例中，在所选字线近旁的多个字线一次一个地斜降。使所选字线近旁的字线一次一个地斜降可以显著减少沟道中的所捕获的电荷，从而使能实现较低的编程扰乱率以及经改进的阈值电压分布。在一个示例中，使所选字线近旁的字线斜降的相同技术可以被应用到读取操作。