[发明专利]编码型闪存结构及数据处理方法

权利要求书

1.一种编码型闪存结构，其特征在于，包括：

输入模块，用于输入第一数据；

处理模块，与所述输入模块相连，接收所述第一数据并进行处理以获取第二数据；

输出模块，与所述处理模块相连，接收所述第二数据并输出；

其中，所述处理模块包括：闪存阵列，所述闪存阵列包括：

W×B个浮栅晶体管，W个浮栅晶体管沿第一方向排列构成阵列子单元，B个阵列子单元在第二方向上排列构成所述闪存阵列，其中B≥2，W≥2；

B条位线，在第二方向上相互平行设置，B条位线中的每条位线的一端在第一方向上与每个阵列子单元的一端的浮栅晶体管的源极或漏极对应相连；

所述B个阵列子单元构成在第二方向的B/2个阵列单元组，B/2个阵列单元组中的每个阵列单元组包括：第一阵列子单元和第二阵列子单元，所述第一阵列子单元和第二阵列子单元在第二方向上相邻设置；

其中，所述输出模块包括：

B/2个第一计数器，所述B/2个第一计数器中的每个第一计数器的输入端与所述第一阵列子单元对应相连的位线的另一端相连，

B/2个第二计数器，所述B/2个第二计数器中的每个第二计数器的输入端与所述第二阵列子单元对应相连的位线的另一端相连。

2.根据权利要求1所述的编码型闪存结构，其特征在于，所述闪存阵列还包括：

W条字线，在第一方向上相互平行设置，每条字线在第二方向上与B个所述浮栅晶体管的栅极相连。

3.根据权利要求2所述的编码型闪存结构，其特征在于，所述输入模块包括：字线控制器，设置有W个输入端口，所述W条字线中的每条字线与所述W个输入端口中的每个输入端口一一对应相连。

4.根据权利要求1所述的编码型闪存结构，其特征在于，还包括：

B个第一选择管，所述B个第一选择管中的每个第一选择管的一端与B个所述阵列子单元中的每个阵列子单元的另一端的浮栅晶体管的源极或漏极对应相连；

第一选择线，与所述B个第一选择管中的每个第一选择管在第二方向上相连；

源线，与所述B个第一选择管中的每个第一选择管的另一端相连。

5.根据权利要求1所述的编码型闪存结构，其特征在于，还包括：

B个第二选择管，所述B个第二选择管中的每个第二选择管的一端与B个所述阵列子单元中的每个阵列子单元的一端的浮栅晶体管的源极或漏极对应相连；

第二选择线，与所述B个第二选择管中的每个第二选择管相连；

其中，所述B条位线中每条位线的一端与所述B个第二选择管中的每个第二选择管的另一端相连。

6.根据权利要求1所述的编码型闪存结构，其特征在于，所述输出模块还包括：

B/2个减法器，所述B/2个减法器中的每个减法器包括：

正输入端，与所述第一计数器的输出端相连，

负输入端，与所述第二计数器的输出端相连。

7.一种数据处理方法，应用于权利要求1-6中任一项所述的编码型闪存结构，其特征在于，包括：

输入第一数据；

接收所述第一数据并进行处理以获取第二数据；以及

接收所述第二数据并输出。

8.根据权利要求7所述的数据处理方法，其特征在于，所述输入第一数据包括：

将所述第一数据中的矩阵向量元素通过编程、擦除操作映射到所述编码型闪存结构，形成向量元素y_i，j，包括：

在选择线上施加高电压，选中所述编码型闪存结构中的阵列子单元；

通过字线控制器向所述阵列子单元输入向量元素x_i，并对所述向量元素x_i对应的输入字线施加给定电压，同时对其他输入字线施加高电压。

9.根据权利要求8所述的数据处理方法，其特征在于，所述接收所述第二数据并输出包括：

通过计数器对所述向量元素x_i的处理结果进行累加；

判断所述向量元素x_i输入状态，

当所述向量元素x_i输入状态为0时，通过减法器对相邻计数器输出的所述处理结果进行相减处理，输出所述第二数据。