[发明专利]用于密码计算的隐式完整性在审
申请号: | 202010223760.4 | 申请日: | 2020-03-26 |
公开(公告)号: | CN112149147A | 公开(公告)日: | 2020-12-29 |
发明(设计)人: | M.E.库纳维斯;S.戈什;S.多奇;D.M.德拉姆 | 申请(专利权)人: | 英特尔公司 |
主分类号: | G06F21/60 | 分类号: | G06F21/60;G06F21/78 |
代理公司: | 中国专利代理(香港)有限公司 72001 | 代理人: | 李伟森;姜冰 |
地址: | 美国加利*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 用于 密码 计算 完整性 | ||
一种用于密码计算的隐式完整性。在一个实施例中,处理器包括存储器分级结构及耦合到存储器分级结构的核。存储器分级结构存储加密数据,且核包括执行下列步骤的电路:访问存储器分级结构中存储的加密数据;对加密数据进行解密,以产生解密数据;对解密数据执行熵测试;以及基于熵测试的结果来更新处理器状态。熵测试可包括:确定解密数据中其值彼此相等的数据实体的数量,确定解密数据中其值彼此相等的相邻数据实体的数量,确定解密数据中其值等于来自特殊值集合的至少一个特殊值的数据实体的数量,或者确定n个最高数据实体值频率的总和。
对相关申请的交叉引用
本申请要求序列号为62/868884的美国临时专利申请(其标题为“CryptographicComputing”且于2019年6月29日提交)的权益和优先权,该临时申请的全部公开通过引用被并入本文。
技术领域
本公开一般涉及计算机系统领域,且更特别地,涉及密码计算实现中的隐式完整性校验。
背景技术
密码计算可指的是用于计算机系统安全性的解决方案,所述解决方案采用处理器组件内部的密码机制。一些密码计算系统可以在存储器指针或用户数据离开处理器边界并且进入一些外部存储器单元或被传送到某一设备之前在这样的数据上在处理器核内采用加密和/或其它密码机制。此外,加密和解密可以是存储器加载和存储操作的组成部分。这类灵活加密操作能够充分降低与诸如访问具有准许、存储器范围或其他安全元数据的表的当前解决方案关联的典型开销,因为此类表可能是大的、被存储在外部存储器单元中、并且访问其是费时的。
附图说明
为了提供对本公开及其特征和优点的更全面了解,参照以下结合附图的描述,其中相似参考标号表示相似部件,附图中:
图1是加密数据中发生的示例数据破坏的简化图。
图2是用于实现隐式完整性的示例过程的简化流程图。
图3是示出用于确定解密数据是具有高还是低熵的示例过程的简化图。
图4是用于确定解密数据是具有高还是低熵的另一个示例过程的简化图。
图5A-5C是按照本公开、支持处理器中的完整性校验的处理器状态的示例实施例的简化图。
图6A-6C是示出当采用计数器模式块密码时隐式完整性如何检测处理器核中的破坏的图。
图7是示出按照至少一个实施例的示例处理器核和存储器的框图;以及
图8是按照至少一个实施例的示例计算机架构的框图。
具体实施方式
以下公开提供用于密码计算的实现的各种可能实施例或示例。密码计算可指的是用于计算机系统安全性的解决方案,所述解决方案采用处理器组件内部的密码机制。一些密码计算系统可以在存储器指针或用户数据离开处理器边界并且进入一些外部存储器单元或被传送到某一设备之前在这样的数据上在处理器核内采用加密和/或其它密码机制。这类灵活加密操作能够充分降低与诸如访问具有准许、存储器范围或其他安全元数据的表的当前解决方案关联的典型开销,因为此类表可能是大的、被存储在外部存储器单元中、并且访问其是费时的。
数据完整性是计算的重要方面。数据破坏可在各种情况下发生,以及对任何数据破坏的检测能够防止许多问题。在一些当前系统中,通过产生、存储和验证在密码上较强的消息认证代码(MAC)(例如K-MAC SHA3代码)来实现破坏检测。但是,存在关联于与MAC的使用相关的附加元数据的使用的空间和计算功率方面的成本,并且如果存储器加载和存储操作执行对处理器核中的处理的密码工作(例如在密码计算实现中),则成本可显著地增加。例如,每个高速缓存行和寄存器需要扩大空间以存储MAC。这种计算成本可需要被包含在计算管线等的总延迟中。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于英特尔公司,未经英特尔公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202010223760.4/2.html,转载请声明来源钻瓜专利网。
- 上一篇:确定性加密密钥轮换
- 下一篇:模块化集成电路装置中的分布式I/O接口