[发明专利]静电保护电路及全芯片静电保护电路

权利要求书

1.一种静电保护电路，其特征在于，包括：

检测模块，所述检测模块的第一端连接第一电压，所述检测模块的第二端连接第二电压；所述检测模块用于检测所述第一电压的类型，并将检测结果经由所述检测模块第三端输出；

泄放模块，所述泄放模块的第一端连接所述第一电压，所述泄放模块的第二端连接所述第二电压；

控制模块，所述控制模块的第一端连接所述第一电压，所述控制模块的第二端连接所述第二电压，所述控制模块的第三端与所述检测模块的第三端相连接；所述控制模块的第四端与所述泄放模块的第三端相连接；所述控制模块用于基于所述检测模块的检测结果控制所述泄放模块导通或关闭；所述控制模块包括：

第一反相器，所述第一反相器的第一端作为所述控制模块的第三端，所述第一反相器的第二端连接所述第二电压；

第二反相器，所述第二反相器的第一端与所述第一反相器的第四端相连接，所述第二反相器的第二端连接所述第二电压，所述第二反相器的第三端连接所述第一电压；

第一PMOS管和/或第一NMOS管，所述第一PMOS管的栅极与所述第二反相器的第四端相连接；所述第一PMOS管的源极连接第一电压，所述第一PMOS管的源极与所述第二反相器的第三端共同作为所述控制模块的第一端，所述第一PMOS管漏极与所述第一反相器的第三端相连接；所述第一NMOS管的栅极与所述第二反相器的第四端相连接，所述第一NMOS管的漏极与所述第一反相器的第四端相连接，所述第一NMOS管的源极连接所述第二电压；其中，

所述第一PMOS管和/或所述第一NMOS管与所述第二反相器构成正反馈回路。

2.根据权利要求1所述的静电保护电路，其特征在于，所述检测模块包括：

电容，所述电容的第一端作为所述检测模块的第一端，所述电容的第二端作为所述检测模块的第三端；

电阻，所述电阻的第一端连接所述电容的第二端，所述电阻的第二端作为所述检测模块的第二端。

3.根据权利要求2所述的静电保护电路，其特征在于，所述电容包括金属-介电层-金属电容或MOS电容，所述电阻包括多晶硅电阻或掺杂区电阻。

4.根据权利要求1所述的静电保护电路，其特征在于，所述泄放模块包括泄放晶体管。

5.根据权利要求4所述的静电保护电路，其特征在于，所述泄放晶体管包括NMOS管，所述泄放晶体管的漏极作为所述泄放模块的第一端，所述泄放晶体管的源极作为所述泄放模块的第二端，所述泄放晶体管的栅极作为所述泄放模块的第三端。

6.根据权利要求1至5中任一项所述的静电保护电路，其特征在于，

所述第一反相器包括第二PMOS管及第二NMOS管；所述第二PMOS管的栅极与所述第二NMOS管的栅极相连接共同作为所述控制模块的第三端，所述第二PMOS管的源极与所述第一PMOS管的漏极相连接，所述第二PMOS管的漏极与所述第二NMOS管的漏极相连接共同作为所述第一反相器的第四端；所述第二NMOS管的源极作为所述第一反相器的第二端；

所述第二反相器包括第三PMOS管及第三NMOS管；所述第三PMOS管的栅极与所述第三NMOS管的栅极相连接共同作为所述第二反相器的第一端，所述第三PMOS管的源极作为所述第二反相器的第三端，所述第三PMOS管的源极与所述第一PMOS管的源极共同作为所述控制模块的第一端，所述第三PMOS管的漏极与所述第三NMOS管的漏极相连接共同作为所述第二反相器的第四端，所述第三NMOS管的源极作为所述第二反相器的第二端。

7.根据权利要求6所述的静电保护电路，其特征在于，所述静电保护电路还包括下拉电阻，所述下拉电阻的第一端与所述第二反相器的第四端作为所述控制模块的第四端，所述下拉电阻的第二端连接第二电压，所述下拉电阻的第二端与所述第一反相器的第二端及所述第二反相器的第二端共同构成所述控制模块的第二端。

8.根据权利要求7所述的静电保护电路，其特征在于，所述下拉电阻包括多晶硅电阻或掺杂区电阻。