[发明专利]静电保护电路及全芯片静电保护电路

说明书

本发明涉及一种静电保护电路及全芯片静电保护电路，包括：检测模块，检测模块的第一端连接第一电压，检测模块的第二端连接第二电压；检测模块用于检测第一电压的类型，并将检测结果经由检测模块第三端输出；泄放模块，泄放模块的第一端连接第一电压，泄放模块的第二端连接第二电压；控制模块，控制模块的第一端连接第一电压，控制模块的第二端连接第二电压，控制模块的第三端与检测模块的第三端相连接；控制模块的第四端与泄放模块的第三端相连接；控制模块用于基于检测模块的检测结果控制泄放模块导通或关闭。上述静电保护电路在达到所需的静电保护效果的前提下具有较小的RC时间常数，静电保护电路的面积较小，不会占用较多的设计空间。

技术领域

本申请涉及集成电路技术领域，特别是涉及一种静电保护电路及全芯片静电保护电路。

背景技术

现在半导体的制程越来越先进，半导体器件越来越小，结深(junction depth)越来越浅，氧化层越来越薄，半导体集成电路的可靠性面临的挑战越来越大，尤其是静电保护变得愈发重要。据统计，大约超过30％的半导体产品的失效是有静电损伤引起的。为了更好的保护集成电路不受静电损伤，需要设置静电保护电路对集成电路进行保护。

现有的静电保护电路的RC时间常数通常为0.1μs～1μs，然而，现有的静电保护电路为了达到较好的静电保护效果需要较大的RC时间常数，从而使得静电保护电路的面积较大，会占用较大的设计空间。

发明内容

基于此，有必要针对现有技术中的静电保护电路存在的由于需要较大的RC时间常数而导致的静电保护电路面积较大，会占用较大的设计空间的问题提供一种静电保护电路及全芯片静电保护电路。

为了实现上述目的，一方面，本发明提供了一种静电保护电路，包括：

检测模块，所述检测模块的第一端连接第一电压，所述检测模块的第二端连接第二电压；所述检测模块用于检测所述第一电压的类型，并将检测结果经由所述检测模块第三端输出；

泄放模块，所述泄放模块的第一端连接所述第一电压，所述泄放模块的第二端连接所述第二电压；

控制模块，所述控制模块的第一端连接所述第一电压，所述控制模块的第二端连接所述第二电压，所述控制模块的第三端与所述检测模块的第三端相连接；所述控制模块的第四端与所述泄放模块的第三端相连接；所述控制模块用于基于所述检测模块的检测结果控制所述泄放模块导通或关闭。

上述静电保护电路在达到所需的静电保护效果的前提下具有较小的RC时间常数，静电保护电路的面积较小，不会占用较多的设计空间。

在其中一个实施例中，所述检测模块包括：

电容，所述电容的第一端作为所述检测模块的第一端，所述电容的第二端作为所述检测模块的第三端；

电阻，所述电阻的第一端连接所述电容的第二端，所述电阻的第二端作为所述检测模块的第二端。

在其中一个实施例中，所述电容包括金属-介电层-金属电容或MOS电容，所述电阻包括多晶硅电阻或掺杂区电阻。

在其中一个实施例中，所述泄放模块包括泄放晶体管。

在其中一个示例中，所述泄放晶体管包括NMOS管，所述泄放晶体管的漏极作为所述泄放模块的第一端，所述泄放晶体管的源极作为所述泄放模块的第二端，所述泄放晶体管的栅极作为所述泄放模块的第三端。

在其中一个示例中，所述控制模块包括正反馈回路，所述正反馈回路包括一个反相器及一个NMOS管，或所述正反馈回路包括一个反相器及一个PMOS管，或所述正反馈回路包括一个反相器、一个PMOS管及一个NMOS管。

在其中一个示例中，所述控制模块包括：