[发明专利]一种延时测量电路、延时测量方法、电子设备及芯片

权利要求书

1.一种延时测量电路，其特征在于，包括依次连接的逻辑电路、锁存电路和编码电路，其中，

所述逻辑电路被配置为基于第一多比特信号、第二多比特信号和主时钟信号生成延时间隔信号；

所述锁存电路被配置为基于所述延时间隔信号的上升沿对多相位时钟信号进行锁存，获得所述多相位时钟信号的锁存值，其中，所述主时钟信号的频率和所述多相位时钟信号的频率相同；

所述编码电路被配置为基于所述锁存值生成所述第一多比特信号翻转沿和所述主时钟信号上升沿之间的延时码，或者，生成所述第二多比特信号翻转沿和所述主时钟信号下降沿之间的延时码。

2.根据权利要求1所述的延时测量电路，其特征在于：

所述第一多比特信号和所述第二多比特信号分别与所述主时钟信号频率相同；

所述第一多比特信号和所述第二多比特信号为相同位宽的多比特格雷码计数器信号；

当所述编码电路被配置为基于所述锁存值生成所述第一多比特信号翻转沿和所述主时钟信号上升沿之间的延时码时，所述第一多比特信号的相位超前所述第二多比特信号的相位时间为其中f为所述主时钟信号的频率；

当所述编码电路被配置为基于所述锁存值生成所述第二多比特信号翻转沿和所述主时钟信号下降沿之间的延时码时，所述第一多比特信号的相位滞后所述第二多比特信号的相位时间为其中f为所述主时钟信号的频率。

3.根据权利要求2所述的延时测量电路，其特征在于：所述逻辑电路包括延时信号生成电路、使能信号生成电路，以及与所述延时信号生成电路输出端和所述使能信号生成电路输出端分别连接的第一门电路，其中，

所述延时信号生成电路被配置为基于所述第一多比特信号和所述第二多比特信号生成延时信号；

所述使能信号生成电路被配置为基于所述主时钟信号生成使能信号；

所述第一门电路被配置为通过对所述延时信号和所述使能信号执行与运算生成所述延时间隔信号。

4.根据权利要求3所述的延时测量电路，其特征在于：所述延时信号生成电路包括第三门电路和至少两个第二门电路，至少两个所述第二门电路的输出端与所述第三门电路的输入端连接；

至少两个所述第二门电路被配置为通过对所述第一多比特信号和所述第二多比特信号执行异或运算生成第三多比特信号；

所述第三门电路被配置为通过对所述第三多比特信号的每个比特信号执行或运算生成所述延时信号。

5.根据权利要求3所述的延时测量电路，其特征在于：所述使能信号生成电路包括依次连接的第一时序电路和第四门电路，其中，当所述第一多比特信号的相位超前所述第二多比特信号的相位时间为时，所述第一时序电路被配置为根据所述主时钟信号上升沿触发以输出第四多比特信号，其中f为所述主时钟信号的频率；

当所述第一多比特信号的相位滞后所述第二多比特信号的相位时间为时，所述第一时序电路被配置为根据所述主时钟信号下降沿触发以输出第四多比特信号，其中f为所述主时钟信号的频率；

所述第四门电路被配置为通过对所述第四多比特信号的每个比特信号执行与运算生成所述使能信号。

6.根据权利要求5所述的延时测量电路，其特征在于：所述使能信号生成电路还包括第五门电路，

所述第五门电路被配置为通过对所述使能信号进行延时，使得所述延时间隔信号的周期脉宽的高电平被所述使能信号连续的提取到，其中，f为所述主时钟信号的频率。

7.根据权利要求5或6所述的延时测量电路，其特征在于：所述第一时序电路为m比特计数器，其中m为大于等于2的自然数。

8.根据权利要求1～6中任一项所述的延时测量电路，其特征在于：所述延时测量电路还包括校准电路，利用所述校准电路控制所述编码电路输出所述延时码。

9.根据权利要求1～6中任一项所述的延时测量电路，其特征在于：所述多相位时钟信号为2^k比特时钟信号，其中任意相邻单比特信号的相位差为，其中k为大于等于1的自然数，f为所述主时钟信号的频率。