[发明专利]一种延时测量电路、延时测量方法、电子设备及芯片

说明书

本发明公开一种延时测量电路、延时测量方法、电子设备和芯片，涉及电子电路技术领域，以实现动态测量计数器翻转沿与主时钟触发沿之间的延时，使采样补偿更加准确，保证通道间一致性。该延时测量电路包括，逻辑电路，用于基于第一多比特信号、第二多比特信号和主时钟信号生成延时间隔信号；锁存电路，用于基于延时间隔信号上升沿对多相位时钟信号进行锁存，获得多相位时钟信号的锁存值；编码电路，用于基于锁存值生成第一多比特信号翻转沿和主时钟信号上升沿之间的延时码，或者，生成第二多比特信号翻转沿和主时钟信号下降沿之间的延时码。所述延时测量方法和芯片应用于延时测量。所述延时测量电路应用于电子设备中。

技术领域

本发明涉及一种电子电路技术领域，尤其涉及一种延时测量电路、延时测量方法、电子设备及芯片。

背景技术

时间数字转换器(Time-to-digital converter，缩写为TDC)广泛应用于测量两输入信号间时间差，并将两输入信号间时间差以数字信号的方式输出。然而，由于时钟抖动、工艺、电压、温度(Precess Voltage Temperature，缩写为PVT)、亚稳态、大扇出等非理想因素的存在，导致时间数字转换器的关键功能部件计数器与触发时钟之间产生不确定的延时，进而对时间数字转换器的计时结果产生影响，降低时间数字转换器的线性度和精度。

针对上述问题，常见的测量方法是对单一输入信号进行多次延时来获得一组不同时刻到来的激励信号，通过比较这组激励信号来推测无延迟输入信号的真正到来时刻。由于每个时间数字转换器只能处理一个信号，因此上述测量方式不利于通道扩展，既使得通道数目翻倍，又导致成本剧增。而且，由于高精度的时间数字转换器对时钟抖动、PVT变化等极其敏感，简单的校准方法很难满足实际的工作需求。

现有技术还可采用可编程延时(Delay)法，通过一组缓冲器(buffer)链内插到大于1个周期的时长内，然后利用模拟环路结构锁定时钟触发沿和计数器翻转沿之间的相位差，通过调节缓冲器使多相位时钟进行同等程度的延时。但是这种方法需要复杂的反馈回路，电路结构复杂，占用面积，每个通道要单独调整，可靠性差，不利于多通道的扩展。而且锁定时钟触发沿和计数器翻转沿之间的相位差需要较长时间，导致极低的效率。同时相位差锁定后便不再变化。但计数器随时钟的延时因PVT、时钟抖动等会有变化，无法及时更新时钟触发沿和计数器翻转沿之间的延时。

因此无论是简单还是复杂的测量方法，都没有从根本上解决数据翻转沿和时钟触发沿间的延时对高速高精度系统的影响，目前还没有一种简单、高效、低成本、不受PVT等非理想因素影响的针对高速高精度系统的测量方法。

发明内容

本发明的目的在于提供一种延时测量电路，实现动态测量第一多比特信号或第二多比特信号的数据翻转沿与主时钟信号触发沿之间不确定的延时，使采样补偿更加准确，保证多通道间的一致性。

为了实现上述目的，本发明提供一种延时测量电路，该延时测量电路包括依次连接的逻辑电路、锁存电路和编码电路，其中，

逻辑电路被配置为基于第一多比特信号、第二多比特信号和主时钟信号生成延时间隔信号；锁存电路被配置为基于延时间隔信号的上升沿对多相位时钟信号进行锁存，获得多相位时钟信号的锁存值，其中，主时钟信号的频率和多相位时钟信号的频率相同；编码电路被配置为基于锁存值生成第一多比特信号翻转沿和主时钟信号上升沿之间的延时码，或者，生成第二多比特信号翻转沿和主时钟信号下降沿之间的延时码。

优选地，第一多比特信号和第二多比特信号分别与主时钟信号频率相同；第一多比特信号和第二多比特信号为相同位宽的多比特格雷码计数器信号；当编码电路被配置为基于锁存值生成第一多比特信号翻转沿和主时钟信号上升沿之间的延时码时，第一多比特信号的相位超前第二多比特信号的相位时间为其中f为主时钟信号的频率；当编码电路被配置为基于锁存值生成第二多比特信号翻转沿和主时钟信号下降沿之间的延时码时，第一多比特信号的相位滞后第二多比特信号的相位时间为其中f为主时钟信号的频率。