[发明专利]具有背面金属接触部和子鳍状物区域的无衬底FINFET二极管结构

说明书

实施例包括二极管器件和晶体管器件。二极管器件包括第一导电区域和绝缘体区域之上的第一鳍状物区域以及在第二导电区域和绝缘体区域之上的第二鳍状物区域，其中第二鳍状物区域与第一鳍状物区域横向相邻，并且绝缘体区域在第一和第二导电区域之间。二极管器件包括：第一导电区域上的第一导电过孔，其中第一导电过孔与第一鳍状物区域垂直相邻；以及第二导电区域上的第二导电过孔，其中第二导电过孔与第二鳍状物区域垂直相邻。二极管器件可以包括导电接触部、第一鳍状物区域上的第一部分、第二鳍状物区域上的第二部分、以及第一部分和第二部分与导电接触部之间的栅电极。

技术领域

实施例涉及电子结构和处理。更具体地，实施例涉及具有带有背面金属接触部和子鳍状物区域的无衬底FinFET二极管架构的电子结构。

背景技术

在过去的几十年中，集成电路(IC)器件的特征缩放一直是不断发展的半导体产业背后的驱动力。缩放到越来越小的特征使得能够在半导体芯片的有限芯片面积上增加功能单元的密度。例如，缩小的晶体管/二极管尺寸允许在芯片上并入增加数量的存储器件，从而有助于制造具有增加的容量的产品。然而，对更大容量的驱动并非没有问题。优化每个器件的性能的必要性变得越来越重要。

诸如通常在互补金属氧化物半导体(CMOS)中使用的金属氧化物半导体(MOS)二极管器件的IC二极管通常依赖于硅衬底来提供从阳极区域到阴极区域的电流路径。然而，近来已经通过去除为这种二极管提供电流路径的硅衬底来实现对缩放IC的驱动。因此，在诸如绝缘体上硅(SOI)器件之类的现有无衬底技术中，可以通过将鳍状物留在绝缘体的顶部来完全去除硅体块。因此，当静电放电(ESD)电流从阳极区域流向阴极区域时，这些SOI器件中的ESD电流通常包含在鳍状物内。

大的ESD电流导致二极管内的极端温度，这最终导致故障。在传统的体二极管中，浅沟槽隔离(STI)形成了阳极区域与阴极区域之间的分隔，从而导致电流路径行进到衬底中，在衬底中产生的热量中有大量的热量要散发。在传统的SOI二极管中，在体积小得多的鳍状物中会发生电流流动并因此产生热量。此外，鳍状物下方的绝缘体隔绝了热量散发，从而在低得多的电流密度下导致热故障。

因而，为了获得类似水平的ESD保护，将需要附加的SOI二极管，从而由于反向偏置泄漏电流而导致更大的面积利用、更高的电容负载以及更多的静态功耗。另外，由于SOI二极管依赖于多晶硅栅极来分隔阳极和阴极区域，因此将应用一些晶体管泄漏机制，例如亚阈值电流机制。这些泄漏机制通常比反向偏置的P/N结泄漏机制高几个数量级，从而导致泄漏电流的大幅增加，从而进一步增加了静态功耗。

附图说明

通过示例而不是限制的方式在附图的图中示出本文描述的实施例，其中类似的附图标记指示相似的特征。此外，省略了一些常规细节，以免使本文描述的发明构思难以理解。

图1是根据一个实施例的具有N型鳍状物区域、P型鳍状物区域和多个背面过孔的横向二极管的截面图和相应平面图的图示，其中多个背面过孔放置在相应的N型和P型鳍状物区域的外边缘上。

图2是根据一个实施例的具有N型鳍状物区域、P型鳍状物区域和多个平行背面过孔的横向二极管的截面图和相应平面图的图示，其中多个平行背面过孔被放置为平行于相应的N型和P型鳍状物区域。

图3是根据一个实施例的具有N型鳍状物区域、P型鳍状物区域和多个背面过孔的双极性横向二极管的截面图和相应平面图的图示。

图4是根据一个实施例的具有N型鳍状物区域、P型鳍状物区域和多个平行背面过孔的双极性横向二极管的截面图和相应平面图的图示，其中多个平行背面过孔被放置为平行于相应的N型和P型鳍状物区域。

图5是根据一个实施例的具有N型鳍状物区域、P型鳍状物区域和多个背面过孔的垂直二极管的截面图和相应平面图的图示。