[发明专利]半导体器件的制作方法和半导体器件

说明书

本申请提供了一种半导体器件的制作方法和半导体器件。该方法包括：提供具有绝缘介质层的基底；在绝缘介质层的表面上形成金属连线层；至少刻蚀去除部分金属连线层，至少在金属连线层中形成多个填充槽，填充槽的两侧具有金属连线部；在填充槽的至少部分中填充介质，形成介质部。该方法通过先沉积后刻蚀形成金属连线部，由于沉积的宽度尺寸相对较大，所以该沉积的过程中不容易产生孔洞且形成的结构层较为致密。因此，相比于现有技术在凹槽中填充金属形成金属连线部，该方式减少了金属连线部产生孔洞的概率，进而提高电迁移率，从而提升器件的性能。

技术领域

本申请涉及半导体领域，具体而言，涉及一种半导体器件的制作方法和半导体器件。

背景技术

现有技术中，半导体器件中金属线的形成工艺一般包括：一般先在基底上设置隔离介质层，然后刻蚀隔离介质层和基底的绝缘介质层，形成凹槽，然后再在凹槽中填充金属，形成金属线。但是随着器件的制程层数的成倍增加，金属线的间隔越来越小，使得填充工艺越来越难，很容易产生孔洞，降低了电迁移率，导致器件性能较差甚至失效。具体地，在三维存储器(3D NAND)中，空隙会导致器件的电阻电容(RC)延迟指数性变差，进而导致器件的响应速度变慢。

在背景技术部分中公开的以上信息只是用来加强对本文所描述技术的背景技术的理解，因此，背景技术中可能包含某些信息，这些信息对于本领域技术人员来说并未形成在本国已知的现有技术。

发明内容

本申请的主要目的在于提供一种半导体器件的制作方法和半导体器件，以解决现有技术中的填充工艺形成金属连线部容易产生孔洞的问题。

为了实现上述目的，根据本申请的一个方面，提供了一种半导体器件的制作方法，该方法包括：提供具有绝缘介质层的基底；在所述绝缘介质层的表面上形成金属连线层；至少刻蚀去除部分所述金属连线层，至少在所述金属连线层中形成多个填充槽，所述填充槽的两侧具有金属连线部；在所述填充槽的至少部分中填充介质，形成介质部。

进一步地，至少刻蚀去除部分所述金属连线层，至少在所述金属连线层中形成多个填充槽，包括：依次去除部分所述绝缘介质层和所述金属连线层，在所述绝缘介质层和所述金属连线层中形成多个所述填充槽。

进一步地，在形成多个间隔的金属连线部之后，在形成介质部之前，所述制作方法还包括：至少在所述填充槽的内壁上形成阻挡层，在所述填充槽的至少部分中填充介质，形成介质部，包括：在所述填充槽的剩余部分中填充介质，形成所述介质部。

进一步地，在所述填充槽的至少部分中填充介质，形成介质部，包括：至少在所述填充槽的上方形成封顶层，所述封顶层和所述填充槽的内壁形成封闭空间，所述封闭空间中具有空气。

进一步地，至少在所述填充槽的剩余部分中形成封顶层，包括：在所述填充槽的剩余部分中以及所述填充槽两侧的所述金属连线部上形成所述封顶层。

进一步地，所述封顶层的材料包括硅氧化合物和/或硅氮化合物。

进一步地，所述金属连线层的材料包括铜、钨、钴、钌、钼、锇和铱中的至少一种。

为了实现上述目的，根据本申请的一个方面，提供了一种半导体器件，包括：具有绝缘介质层的基底；多个金属连线部，所述金属连线部位于所述绝缘介质层上，任意两个所述金属连线部之间具有间隔，至少部分所述间隔形成填充槽，所述金属连线部为通过刻蚀形成的；介质部，位于所述填充槽的至少部分中

进一步地，所述绝缘介质层中具有多个凹槽，所述金属连线部位于凹槽两侧的所述绝缘介质层上，所述间隔位于所述凹槽上方且所述间隔的至少部分和所述凹槽的至少部分形成所述填充槽。

进一步地，所述半导体器件还包括：阻挡层，至少位于所述金属连线部的侧壁和所述介质部之间。