[发明专利]半导体元件及其制作方法

说明书

本发明公开一种制作半导体元件的方法。首先提供一基底，该基底包含一逻辑区以及一磁阻式随机存取存储器(magnetoresistive random access memory,MRAM)区域，然后形成一磁隧道结(magnetic tunneling junction,MTJ)于MRAM区域上，形成一金属内连线于MTJ上，形成一介电层于金属内连线上，图案化介电层以形成多个开口，最后再形成阻挡层于被图案化的介电层以及金属内连线上并填满该等开口。

技术领域

本发明涉及一种制作半导体元件，尤其是涉及一种制作磁阻式随机存取存储器(magnetoresistive random access memory,MRAM)元件的方法。

背景技术

已知，磁阻(magnetoresistance,MR)效应是材料的电阻随着外加磁场的变化而改变的效应，其物理量的定义，是在有无磁场下的电阻差除上原先电阻，用以代表电阻变化率。目前，磁阻效应已被成功地运用在硬盘生产上，具有重要的商业应用价值。此外，利用巨磁电阻物质在不同的磁化状态下具有不同电阻值的特点，还可以制成磁性随机存储器(MRAM)，其优点是在不通电的情况下可以继续保留存储的数据。

上述磁阻效应还被应用在磁场感测(magnetic field sensor)领域，例如，移动电话中搭配全球定位系统(global positioning system,GPS)的电子罗盘(electroniccompass)零组件，用来提供使用者移动方位等信息。目前，市场上已有各式的磁场感测技术，例如，各向异性磁阻(anisotropic magnetoresistance,AMR)感测元件、巨磁阻(GMR)感测元件、磁隧道结(magnetic tunneling junction,MTJ)感测元件等等。然而，上述技术现有技术的缺点通常包括：较占芯片面积、制作工艺较昂贵、较耗电、灵敏度不足，以及易受温度变化影响等等，而有必要进一步改进。

发明内容

本发明一实施例公开一种制作半导体元件的方法。首先提供一基底，该基底包含一逻辑区以及一磁阻式随机存取存储器(magnetoresistive random access memory,MRAM)区域，然后形成一磁隧道结(magnetic tunneling junction,MTJ)于MRAM区域上，形成一金属内连线于MTJ上，形成一介电层于金属内连线上，图案化介电层以形成多个开口，最后再形成阻挡层于被图案化的介电层以及金属内连线上并填满该等开口。

本发明另一实施例公开一种半导体元件，其主要包含：一基底包含逻辑区以及磁阻式随机存取存储器(MRAM)区域、一磁隧道结(MTJ)设于MRAM区域上、金属内连线设于MTJ上以及阻挡层设于金属内连线上。

附图说明

图1为本发明一实施例制作一MRAM单元的上视图；

图2为本发明一实施例制作一MRAM单元的上视图；

图3为本发明一实施例制作一MRAM单元的上视图；

图4为图2与图3中沿着切线AA’制作半导体元件的剖面示意图；

图5为图1中沿着切线BB’制作半导体元件的剖面示意图；

图6为本发明一实施例的一半导体元件的结构示意图。

主要元件符号说明

12:基底

14:MRAM区域

16:逻辑区域

18:层间介电层

20:接触插塞

22:金属内连线结构

24:金属间介电层

26:金属内连线